[发明专利]一种验证方法及验证装置

说明书

本申请公开了一种验证方法及验证装置，用于提高对运行结果的验证效率。其中，验证方法包括：从现场可编程阵列FPGA板卡加速实现卷积神经网络时，计算机上位软件通过自定义的第一寄存器依次使能卷积神经网络层，自动检测对应层运行结果结束时，通过PCIE接口获取卷积神经网络的当前层的运行结果；与神经网络层对应的计算机软件仿真的仿真结果对比，如果对比结果一致，自动使能下一层网络继续运算，如果对比不一致返回结果不一致的网络运行层以及位置信息。

技术领域

本申请涉及神经网络硬件加速技术领域，尤其涉及一种验证方法及验证装置。

背景技术

随着人工智能的迅猛发展，神经网络也越来越受到人们的关注。目前神经网络大部分通过软件实现，数据量大，对硬件的计算能力要求高，依赖于云端的高计算能力，功耗大。

针对上述问题，利用现场可编程门阵列(Field-Programmable Gate Array，FPGA)加速器实现卷积神经网络(Convolutional Neural Network，CNN)也逐渐被提出来。实现过程是利用计算机软件设计仿真后，利用FPGA实现对卷积神经网络进行加速，而在利用FPGA设计CNN时，不可避免的会出现各种各样的问题，因此利用计算机软件仿真的仿真结果对FPGA设计的运行结果进行验证，也就是将FPGA设计的运行结果与仿真结果进行比对。

目前，将FPGA设计的运行结果与仿真结果进行比对是通过人工进行的，花费的时间较长，比对效率低，尤其是在神经网络有很多层，每层神经网络都有计算的数据的情况下，而会影响基于FPGA的CNN设计的效率。

发明内容

本申请实施例提供一种验证方法及验证装置，用于提高对FPGA设计的运行结果的验证效率。

第一方面，提供一种验证方法，该方法可由上位机执行，上位机例如个人计算机(personal computer，PC)、主机。该方法包括：从FPGA板卡获取卷积神经网络的当前运行的神经网络层的运行结果；根据所述当前运行的神经网络层对应的计算机软件仿真的仿真结果，对所述运行结果进行验证，获得验证结果。

在本申请实施例中，主机端从FPGA板卡获取卷积神经网络的当前运行的神经网络层的运行结果后，根据当前运行的神经网络层对应的计算机软件仿真的仿真结果，对运行结果进行验证，实现了运行结果与仿真结果的自动比对，避免通过人工进行一层层对比，从而可以提高对运行结果的验证效率。

在本申请实施例中，主机端与FPGA板卡之间可以通过高速串行计算机扩展总线(peripheral component interconnect express，PCI-E)传输数据，也可以通过集成电路总线(Inter-Intergrated Circuit，IIC)传输数据，也可以通过其它方式传输数据，在此不再一一列举。其中，主机端与FPGA板卡之间通过PCI-E总线传输数据时，也就是主机端可以通过PCIE接口与FPGA板卡之间进行数据交换。

在一个可能的设计中，在从FPGA板卡获取卷积神经网络的当前运行的神经网络层的运行结果之前，所述方法还包括：将FPGA板卡的第一寄存器中对应所述当前运行的神经网络层的使能值设置为1，除所述当前运行的神经网络层外的其它神经网络层的使能值设置为零；其中，所述第一寄存器用于存储所述卷积神经网络的所有神经网络层中每层神经网络层的使能值。

在本申请实施例中，主机端需要将FPGA板卡的第一寄存器中对应当前运行的神经网络层的使能值设置为1，以使得FPGA板卡能够运行使能值为1的神经网络层。