[发明专利]显示驱动电路及显示装置

权利要求书

1.一种显示驱动电路，其特征在于，包括栅极驱动电路(1)及与所述栅极驱动电路(1)电性连接的多行平行间隔排列的扫描线(2)，所述栅极驱动电路(1)包括多级栅极驱动单元(21)，其中各个奇数级栅极驱动单元(21)依次级联，各个偶数级栅极驱动单元(21)依次级联；

每相邻的两级栅极驱动单元(21)为一个栅极驱动单元组(210)，每一个栅极驱动单元组(210)对应两行相邻的扫描线(2)，同一个栅极驱动单元组(210)中的两级栅极驱动单元(21)均与该栅极驱动单元组(210)对应的两行扫描线(2)电性连接；

驱动时，奇数级的栅极驱动单元(21)和偶数级的栅极驱动单元(21)按照预设的切换周期交替工作；奇数级的栅极驱动单元(21)工作时，奇数级的栅极驱动单元(21)接收第一组高频时钟信号，并利用第一组高频时钟信号产生扫描信号，对各行扫描线(2)进行扫描；偶数级的栅极驱动单元(21)工作时，偶数级的栅极驱动单元(21)接收第二组高频时钟信号，并利用第二组高频时钟信号产生扫描信号，对各行扫描线(2)进行扫描；

奇数级的栅极驱动单元(21)和偶数级的栅极驱动单元(21)的工作每间隔80至120帧扫描时间切换一次。

2.如权利要求1所述的显示驱动电路，其特征在于，所述第一组高频时钟信号包括第一高频时钟信号(CK1)、第三高频时钟信号(CK3)及第五高频时钟信号(CK5)；

所述第二组高频时钟信号包括第二高频时钟信号(CK2)、第四高频时钟信号(CK4)及第六高频时钟信号(CK6)；

所述第一高频时钟信号(CK1)、第三高频时钟信号(CK3)及第五高频时钟信号(CK5)的上升沿产生时间依次间隔一个预设的延迟时间；所述第二高频时钟信号(CK2)、第四高频时钟信号(CK4)及第六高频时钟信号(CK6)的波形对应分别与第一高频时钟信号(CK1)、第三高频时钟信号(CK3)及第五高频时钟信号(CK5)的波形相同；

设n为正整数，第6n-5级栅极驱动单元、第6n-4级栅极驱动单元、第6n-3级栅极驱动单元、第6n-2级栅极驱动单元、第6n-1级栅极驱动单元及第6n级栅极驱动单元分别接收第一高频时钟信号(CK1)、第二高频时钟信号(CK2)、第三高频时钟信号(CK3)、第四高频时钟信号(CK4)、第五高频时钟信号(CK5)及第六高频时钟信号(CK6)。

3.如权利要求1所述的显示驱动电路，其特征在于，所述第一组高频时钟信号包括第一高频时钟信号(CK1)、第三高频时钟信号(CK3)、第五高频时钟信号(CK5)及第七高频时钟信号(CK7)；

所述第二组高频时钟信号包括第二高频时钟信号(CK2)、第四高频时钟信号(CK4)、第六高频时钟信号(CK6)及第八时钟信号(CK8)；

所述第一高频时钟信号(CK1)、第三高频时钟信号(CK3)、第五高频时钟信号(CK5)及第七高频时钟信号(CK7)的上升沿产生时间依次间隔一个预设的延迟时间；所述第二高频时钟信号(CK2)、第四高频时钟信号(CK4)、第六高频时钟信号(CK6)及第八高频时钟信号(CK8)的波形对应分别与第一高频时钟信号(CK1)、第三高频时钟信号(CK3)、第五高频时钟信号(CK5)及第七高频时钟信号(CK7)的波形相同；

设n为正整数，第8n-7级栅极驱动单元、第8n-6级栅极驱动单元、第8n-5级栅极驱动单元、第8n-4级栅极驱动单元、第8n-3级栅极驱动单元、第8n-2级栅极驱动单元、第8n-1级栅极驱动单元及第8n级栅极驱动单元分别接收第一高频时钟信号(CK1)、第二高频时钟信号(CK2)、第三高频时钟信号(CK3)、第四高频时钟信号(CK4)、第五高频时钟信号(CK5)、第六高频时钟信号(CK6)、第七高频时钟信号(CK7)及第八高频时钟信号(CK8)。

4.如权利要求1所述的显示驱动电路，其特征在于，奇数级的栅极驱动单元(21)工作时，第一级的栅极驱动单元(21)还接收第一启动信号(STV1)，用于驱动奇数级栅极驱动单元(21)启动扫描；

偶数级的栅极驱动单元(21)工作时，第二级的栅极驱动单元(21)还接收第二启动信号(STV2)，用于驱动偶数级栅极驱动单元(21)启动扫描。