[发明专利]显示驱动装置、其控制方法及显示装置

权利要求书

1.一种显示驱动装置的控制方法，其特征在于，所述显示驱动装置包括：至少两个处理芯片，与各所述处理芯片一一对应电连接的存储器；各所述存储器存储有按次序设置的多个帧地址；每一待显示帧画面包括至少两个图像区域，同一所述待显示帧画面中，每一所述图像区域对应一个处理芯片；所述至少两个处理芯片中的一个处理芯片为主处理芯片，其余处理芯片为从处理芯片；其中，所述处理芯片包括：现场可编程逻辑门阵列芯片，所述现场可编程逻辑门阵列芯片包括：输入接口、先进先出存储模块、时序产生模块、写存储器控制器、读存储器控制器以及输出端口；

所述控制方法包括：

所述主处理芯片接收当前待显示帧画面中对应图像区域的显示数据；每一所述从处理芯片接收所述当前待显示帧画面中对应图像区域的显示数据；

所述主处理芯片在缓存接收到的显示数据时直接生成读写同步信号，每一所述从处理芯片接收所述读写同步信号；

所述主处理芯片响应于所述读写同步信号将接收到的所述当前待显示帧画面的显示数据缓存至对应电连接的存储器的帧地址中，并对电连接的所述存储器中缓存的上一个待显示帧画面的显示数据进行读取与处理后传输至显示面板；每一所述从处理芯片响应于所述读写同步信号，将接收到的所述当前待显示帧画面的显示数据同步缓存至对应电连接的存储器的帧地址中，并对连接的所述存储器中缓存的所述上一个待显示帧画面的显示数据进行同步读取与处理后传输至所述显示面板；所述主处理芯片在接收所述当前待显示帧画面中对应图像区域的显示数据时还接收帧起始信号；所述从处理芯片在接收所述当前待显示帧画面中对应图像区域的显示数据时还接收所述帧起始信号；

在所述主处理芯片在缓存接收到的显示数据时生成读写同步信号，每一所述从处理芯片接收所述读写同步信号之前，还包括：

所述主处理芯片根据所述帧起始信号生成帧起始同步信号，所述从处理芯片接收所述帧起始同步信号；

所述主处理芯片响应于所述帧起始同步信号和所述帧起始信号生成对应所述主处理芯片接收的显示数据的驱动时序；每一所述从处理芯片响应于所述帧起始同步信号和所述帧起始信号同步生成对应所述从处理芯片接收的显示数据的驱动时序；

在所述主处理芯片在缓存接收到的显示数据时生成读写同步信号，每一所述从处理芯片接收所述读写同步信号之后，具体包括：

所述主处理芯片响应于所述读写同步信号将接收到的所述当前待显示帧画面的显示数据和对应的驱动时序缓存至对应电连接的存储器的帧地址中，并对电连接的所述存储器中缓存的上一个待显示帧画面的显示数据和对应的驱动时序进行读取与处理后传输至所述显示面板；每一所述从处理芯片响应于所述读写同步信号将接收到的所述当前待显示帧画面的显示数据和对应的驱动时序同步缓存至对应电连接的存储器的帧地址中，并对电连接的所述存储器中缓存的上一个待显示帧画面的显示数据和对应的驱动时序进行同步读取与处理后传输至所述显示面板。

2.如权利要求1所述的控制方法，其特征在于，每一所述待显示帧画面中的图像区域沿所述显示面板的像素单元的列方向延伸，且沿所述显示面板的像素单元的行方向排列。

3.如权利要求2所述的控制方法，其特征在于，所述帧起始信号为场同步信号。

4.如权利要求1所述的控制方法，其特征在于，所述存储器中缓存所述上一个待显示帧画面的显示数据的帧地址的次序在缓存所述当前待显示帧画面的显示数据的帧地址的次序之前。

5.如权利要求1所述的控制方法，其特征在于，所述主处理芯片电连接的存储器缓存所述当前待显示帧画面的显示数据的帧地址与各所述从处理芯片电连接的存储器缓存所述当前待显示帧画面的显示数据的帧地址相同。

6.如权利要求1-5任一项所述的控制方法，其特征在于，各所述图像区域的尺寸相同。