[发明专利]SRIO实时在线模拟仿真验证方法、系统及介质

说明书

本发明提供了一种SRIO实时在线模拟仿真验证方法、系统及介质，包括：FPGA内部PL逻辑模块：完成SRIO协议IP核的传输，完成SRIO模拟帧及数据帧的收发，完成实时监控及出错信息汇总，通过ACP接口完成与FPGA内部ARM1的实时数据交互及出错信息交互；FPGA内部ARM1模块：实现SRIO模拟仿真功能。本发明采用在线实时模拟仿真的验证方案，数据帧、协议包等均可由上位机软件自定义组织，通过有规律性数据、有目的性包结构，快速验证整个SRIO系统是否存在安全隐患，并支持多个硬件平台互连，以验证用户系统硬件配置是否正确。

技术领域

本发明涉及通信技术领域，具体地，涉及SRIO实时在线模拟仿真验证方法、系统及介质。

背景技术

现有方案多为SRIO交互系统、SRIO互连交互、SRIO+PCIE/SRIO+SATA；这些方案均为SRIO的应用方案，而非模拟仿真方案。

SRIO传输速率快，目前协议标准单通道可达10.3125Gbps，支持平台包括FPGA/DSP/PPC，支持星状/网状/环形/树形/菊花链形等多种拓扑结构，支持256个独立端点及16位大系统地址空间，如此高速、链路复杂的情况下，数据一但出错，很难快速定位出错原因。

目前需要解决的技术问题体现在以下几点：

1)本设计通过软件+硬件平台可完成SRIO在线可编程实时模拟，支持DPS平台/ARM平台/PPC平台/VPX机箱；

2)软件可动态设定SRIO需模拟模式及数据，硬件平台完成多通道数据收发处理，同时本硬件平台可接入真实SRIO路由或VPX机箱中，验证其他SRIO板卡软件及硬件是否存在BUG。

3)自定义用户层数据帧结构，例如发送DMA数据包->门铃中断->寄存器数据帧->消息帧->接收DMA数据包。

专利文献CN108156099A(公开号：201711131865.1)公开了一种SRIO交换系统，其特征在于，包括PowerPC微处理器、RapidIO交换芯片以及外围电路，RapidIO交换芯片通过高速SerDes接口与PowerPC微处理器互连，实现单路1.25、2.5、3.125、5.0和6.25Gbaud可配置的传输速率，5片交换芯片组合实现共48路串行通道、最高240Gbps的内部交换带宽；PowerPC微处理器通过光电转换模块将电信号转换为光纤信号与交换系统外部实现数据交换；外围电路包括电源模块、时钟模块、复位模块以及中断管理逻辑模块。但该专利文献中所述方案非SRIO的模拟仿真方案。

专利文献CN103530245A(申请号:201310527634.8)公开了一种基于FPGA的SRIO互联装置，在FPGA中设置SRIO互联模块、FIFO模块和SRIO接口模块，各源器件的数据分别经SRIO接口模块进入到SRIO互联模块，经过SRIO互联模块调度后进入FIFO模块，FIFO模块将数据传输到SRIO接口模块，SRIO接口模块向目的器件输出数据；设SRIO接口模块提供n个接口，每个接口支持连接一个器件，SRIO互联模块为每个器件提供一个仲裁器，每个仲裁器相应设一个FIFO模块；当某个接口连接的器件为目的器件，目的器件相应的仲裁器对所有源器件从接口输入的数据按数据包进行时分切片调度，调度后的数据包经相应的FIFO模块从相应的SRIO接口输出。但该专利文献中所述方案非SRIO的模拟仿真方案。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种SRIO实时在线模拟仿真验证方法、系统及介质。

根据本发明提供的一种SRIO实时在线模拟仿真验证系统，包括：

FPGA内部PL逻辑模块：完成SRIO协议IP核的传输，完成SRIO模拟帧及数据帧的收发，完成实时监控及出错信息汇总，通过ACP接口完成与FPGA内部ARM1的实时数据交互及出错信息交互；