[发明专利]一种乘法器

权利要求书

1.一种乘法器，其特征在于，包括：预处理器，与所述预处理器连接的第一选通器，与所述第一选通器连接的累加器；

所述预处理器，用于获得第一低位宽数据和第二低位宽数据，对所述第一低位宽数据和所述第二低位宽数据进行乘法运算，得到第一乘积数据；

所述第一选通器，用于获得至少一个预处理器提供的第一乘积数据，从所述至少一个预处理器提供的第一乘积数据中选择一个第一乘积数据，所述预处理器还包括预存器，所述第一乘积数据预存在所述预存器中，所述获得至少一个预处理器提供的第一乘积数据包括：获得至少一个预处理器中的预存器提供的第一乘积数据；

所述累加器，用于对所述选择的第一乘积数据和所述累加器预先获得的累加数进行加法运算，获得和值；

其中，所述从所述至少一个预处理器提供的第一乘积数据中选择一个第一乘积数据，包括：根据选择控制数据，从所述至少一个预处理器提供的第一乘积数据中选择一个第一乘积数据，所述选择控制数据为所有第二低位宽数据中的一个第二低位宽数据。

2.根据权利要求1所述的乘法器，其特征在于，所述第一低位宽数据为神经网络中的特征图数据。

3.根据权利要求1所述的乘法器，其特征在于，所述第二低位宽数据为神经网络中的权重数据。

4.根据权利要求3所述的乘法器，其特征在于，所述神经网络的权重数据为剔除了值为+3和-3的权重数据。

5.根据权利要求1所述的乘法器，其特征在于，所述预处理器的数量为多个，多个预处理器通过一根总线接地。

6.根据权利要求1所述的乘法器，其特征在于，所述选择控制数据为二进制编码后的选择控制数据；

所述乘法器还包括：与所述第一选通器连接的第二选通器，与所述第二选通器连接的编码器；

所述编码器，用于获得原始选择控制数据，将所述原始选择控制数据进行二进制编码处理，获得二进制编码后的选择控制数据，并将所述二进制编码后的选择控制数据提供给所述第二选通器；

第二选通器，用于向所述第一选通器提供所述二进制编码后的选择控制数据。

7.根据权利要求6所述的乘法器，其特征在于，所述二进制编码后的选择控制数据中的第一比特位标识所述原始选择控制数据为正值数据或负值数据，所述二进制编码后的选择控制数据中的第二比特位标识所述原始选择控制数据的值是否为0。

8.根据权利要求7所述的乘法器，其特征在于，所述第二选通器与所述累加器连接；

所述第二选通器，还用于将所述二进制编码后的选择控制数据提供给所述累加器；

所述累加器，还用于判断所述二进制编码后的选择控制数据中的第一比特位是否标识所述原始选择控制数据为负值数据，如果是，则将所述选择的第一乘积数据修改为负值数据，其中，所述选择的第一乘积数据为正值数据。

9.根据权利要求1所述的乘法器，其特征在于，还包括：与所述累加器连接的寄存器；

所述累加器，还用于将所述和值提供给所述寄存器；

所述寄存器，用于存储所述和值。

10.根据权利要求9所述的乘法器，其特征在于，还包括：与累加器连接的模式控制器；

所述模式控制器，用于控制所述累加器选择第一累加数或第二累加数；

所述累加器，还用于根据所述模式控制器的指示，选择所述第一累加数或所述第二累加数作为与所述选择的第一乘积数据进行加法运算的累加数；

其中，所述第一累加数包括历史第一乘积数据与历史累加数的历史和值，所述第二累加数为指定的数据。

11.根据权利要求1-10任意一项所述的乘法器，其特征在于，所述乘法器使用现场可编程门阵列或者专用集成电路实现。

12.一种电子设备，其特征在于，所述电子设备包括权利要求1-10任意一项所述的乘法器。