[发明专利]像素电路

权利要求书

1.一种像素电路，包含：

前端电路，用来产生像素信号，其中这些像素信号包含光电二极管信号以及参考信号；

信号存储电路，耦接至该前端电路，用来存储该前端电路所产生的该光电二极管信号以及该参考信号，其中当该像素电路被选择进行读出运作时，存储在该信号存储电路的该光电二极管信号以及该参考信号依据施加在该信号存储电路的控制电压的电压增量，从原始电压电平被抬升至高于这些原始电压电平的其它电压电平；以及

输出电路，耦接至该信号存储电路，其中当该像素电路被选择进行该读出运作时，该输出电路分别依据这些其它电压电平在输出端子上产生输出信号。

2.如权利要求1所述的像素电路，其中该信号存储电路包含：

第一晶体管，耦接在该前端电路与第一浮动扩散节点之间，其中该第一晶体管的栅极端子耦接至第一控制信号；

第二晶体管，耦接在该第一浮动扩散节点与第二浮动扩散节点之间，其中该第二晶体管的栅极端子耦接至第二控制信号；

第一电容器，耦接在该第一浮动扩散节点与该控制电压之间；以及

第二电容器，耦接在该第二浮动扩散节点与该控制电压之间；

其中该第一浮动扩散节点以及该第二浮动扩散节点分别用来存储该光电二极管信号以及该参考信号。

3.如权利要求1所述的像素电路，其中该输出电路包含：

第一晶体管，其中该第一晶体管的栅极端子以及漏极端子分别耦接至该信号存储电路以及第一参考电压；以及

第二晶体管，耦接在该第一晶体管的源极端子与该输出端子之间，其中该第二晶体管的栅极端子耦接至控制信号。

4.如权利要求3所述的像素电路，其中该电压增量大于该第一晶体管之一临界电压。

5.如权利要求1所述的像素电路，其中该前端电路包含：

光电二极管，用来因应入射光来累积电荷以产生该光电二极管信号；

第一晶体管，耦接在该光电二极管与普通浮动扩散节点之间，其中该第一晶体管的栅极端子耦接至第一控制信号；

第二晶体管，耦接在第一参考电压与该普通浮动扩散节点之间，其中该第二晶体管的栅极端子耦接至第二控制信号；

第三晶体管，其中该第三晶体管的栅极端子、漏极端子以及源极端子分别耦接至该普通浮动扩散节点、该第一参考电压以及该信号存储电路；以及

第四晶体管，耦接在该第三晶体管的该源极端子与第二参考电压之间，其中该第四晶体管的栅极端子耦接至栅极偏压电压(gate bias voltage)。

6.如权利要求5所述的像素电路，其中该电压增量大于该第三晶体管的临界电压。

7.一种像素电路，包含：

前端电路，耦接至共同浮动扩散节点，用来产生像素信号，其中这些像素信号包含光电二极管信号以及参考信号；

信号存储电路，耦接至该共同浮动扩散节点，用来存储该前端电路所产生的该光电二极管信号以及该参考信号，其中当该像素电路被选择进行读出运作时，存储在该信号存储电路的该光电二极管信号以及该参考信号依据施加在该信号存储电路的控制电压的电压增量，从原始电压电平被抬升至高于这些原始电压电平的其它电压电平；以及

输出电路，耦接至该信号存储电路，其中当该像素电路被选择进行该读出运作时，该输出电路分别依据该共同浮动扩散节点的电压电平在输出端子上产生输出信号。

8.如权利要求7所述的像素电路，其中该信号存储电路包含：

第一晶体管，耦接在该共同浮动扩散节点与第一浮动扩散节点之间，其中该第一晶体管的栅极端子耦接至第一控制信号；

第二晶体管，耦接在该共同浮动扩散节点与第二浮动扩散节点之间，其中该第二晶体管的栅极端子耦接至第二控制信号；

第一电容器，耦接在该第一浮动扩散节点与该控制电压之间；以及

第二电容器，耦接在该第二浮动扩散节点与该控制电压之间；

其中该第一浮动扩散节点与该第二浮动扩散节点中的一个用来存储该光电二极管信号，以及该第一浮动扩散节点与该第二浮动扩散节点中的另一个用来存储该参考信号。