[发明专利]一种AHB总线访问片上SRAM的桥接方法

说明书

本发明公开了一种AHB总线访问片上SRAM的桥接方法，属于SOC设计中数据的读写时序优化领域。读操作：在一段传输仅有读操作的情况下，AHB端的控制信号与SRAM端的控制信号直接相连传输，AHB端的数据信号与SRAM端的数据信号直接相连传输；写操作：在一段传输仅有写操作的情况下，AHB端的控制信号和地址信号寄存一个周期，在下一拍和数据一起传递给SRAM；写后读：在一段传输有读操作也有写操作，出现了写后读的情况下，将写操作的控制信号和数据寄存起来，暂时不传递给SRAM，下个周期读操作发起的控制信号可以直接传递给SRAM。本发明可以优化写后读情况下的时序，与通常处理方法相比，本发明提出的方法不需要阻塞读操作，优化一个周期的时序。

技术领域

本发明涉及到SOC设计中数据的读写时序优化领域，尤其涉及到处理器或DMA等数据读写过程中的一种AHB总线访问片上SRAM的桥接方法。

背景技术

SoC即系统芯片又称片上系统（SoC, System on Chip）。随着集成电路设计和制造工艺的发展，整个系统的主要功能可以综合在一个芯片上，这便是片上系统的由来。SoC相较于传统的设计方法，主要的优势有：可以实现更为复杂的系统，较低的设计成本，更高的可靠性，缩短产品设计时间和可以达到低功耗要求。随着集成电路制造工艺的不断进步，SoC上可以集成更多数量和种类的器件，同时人们对SoC高性能的需求，导致未来的SoC设计中会用到更多的处理器和加速器等，以便实现不同应用的需求。

片上系统最常用的总线是AMBA(Advanced Microcontroller Bus Architecture,高级微控制器总线架构)，它是由ARM公司提出的一个基于SoC体系结构的开放的标准，用于集成处理器和IP核。AMBA具有高速，低功耗等特点，AHB（Advanced High-performance Bus,高级高性能总线）协议是AMBA中的一个总线协议，具有突发传输，连续读取，高速传输等特点，所以AHB总线能实现SoC高性能高频率的要求。AHB总线协议要求一次没有等待状态的简单传输方式如下：无论读操作还是写操作，一次传输始终包括两个阶段（两个时钟周期），分别是地址阶段和数据阶段。地址阶段主要是地址的命中和控制信号的传输，数据阶段进行的是数据的传输。在没有等待状态的情况下（即数据有效时），一次传输的第一个周期是地址阶段，第二个周期是数据阶段。AHB的读写操作的时序如图1所示。

SRAM (Static Random-Access Memory, 静态随机存取存储器)是静态存储器的一种。SRAM的特点是只有在不掉电的情况下才能保持数据不丢失。除此之外，SRAM的读取速度很快，是目前读写最快的存储设备，但是由于其价格昂贵，所有只有在对时序要求较高的情况下才使用SRAM暂存数据，例如CPU的一级缓存，二级缓存。SRAM的读取数据的时序不同:读操作时，在地址命中和控制信号到达当拍不进行数据的传递，读数据在下一个周期完成传输；写操作时，在地址命中和控制信号到达当拍，同时进行写数据的传递。SRAM的具体的读写时序如图2所示。

由于AHB的读写时序和SRAM的读写时序不同，一般都会采用桥接的方法来使AHB与SRAM的时序匹配，以保证数据的正确读写。通常的桥接方法是：读数据情况下，由于AHB的读操作的时序和SRAM的读操作的时序相同，所以读操作的控制信号可以直接与SRAM的控制信号相连，读操作的数据信号也可以与SRAM的数据信号相连；写数据情况下，AHB的时序要求需要至少两个周期才能完成一次写传输，一次传输中，在没有等待情况下，写操作的第一个周期发起控制信号和命中地址，第二个周期数据到达。而SRAM的写的时序要求是在一个周期内控制信号和数据同时到达。所以在AHB到达SRAM的控制信号会暂时使用桥接方法寄存一个周期，来保证下个周期控制信号和数据同时传输给SRAM端。