[发明专利]驱动器电路

说明书

本发明公开驱动器电路。实施方式的驱动器电路具有输出晶体管，该输出晶体管的主电流路连接于电压供给端与电压输出端之间，将输出电流供给到所述电压输出端。具有输出驱动信号的驱动电路。具有可变电阻，该可变电阻连接于所述驱动电路的输出端与所述输出晶体管的栅极之间。具有电流探测电路，该电流探测电路探测流经所述输出晶体管的电流。具有控制电路，该控制电路响应于所述电流探测电路的输出信号，使所述可变电阻的值变化。

关联申请

本申请享受在2018年2月16日申请的日本专利申请号2018-26041的优先权的利益，在本申请中引用该日本专利申请的所有内容。

技术领域

本实施方式一般涉及驱动器电路。

背景技术

以往，公开了在检测到过电流状态时使输出晶体管截止来避免过电流所致的输出晶体管的损坏的技术。通过使输出晶体管的响应速度加快，能够使驱动器电路高速地动作。另一方面，当使响应速度快的输出晶体管瞬时地截止时，响应于流经驱动器电路的电流的变化而信号布线的寄生电感所产生的感应电压变大，内部电压上升而过电压被施加到输出晶体管，存在输出晶体管损坏的风险。因此，期望在稳定动作下能够使输出晶体管的响应速度加快，并且在针对过电流的保护动作下能够抑制过电压的产生的驱动器电路。

发明内容

实施方式提供能够同时实现稳定动作时的高速动作和过电流保护动作时的内部电压的变动的抑制的驱动器电路。

实施方式的驱动器电路具有第1输出晶体管，该第1输出晶体管的主电流路连接于电压供给端与电压输出端之间，该第1输出晶体管将输出电流供给到所述电压输出端。具有输出第1驱动信号的第1驱动电路。具有第1可变电阻，该第1可变电阻连接于所述第1驱动电路的输出端与所述第1输出晶体管的栅极之间。具有第1电流探测电路，该第1电流探测电路探测流经所述第1输出晶体管的电流。具有控制电路，该控制电路响应于所述第1电流探测电路的输出信号，使所述第1可变电阻的值变化。

附图说明

图1是示出第1实施方式的驱动器电路的图。

图2是用于说明第1实施方式的电阻值的控制方法的图。

图3是用于说明输出晶体管的输出电流的状态的图。

图4是用于说明施加到输出晶体管的栅极的驱动信号的状态的图。

图5是示出可变电阻的一个实施方式的图。

图6是示出第2实施方式的驱动器电路的图。

具体实施方式

根据一个实施方式，驱动器电路具有第1输出晶体管，该第1输出晶体管的主电流路连接于电压供给端与电压输出端之间，该第1输出晶体管将输出电流供给到所述电压输出端。具有输出第1驱动信号的第1驱动电路。具有第1可变电阻，该第1可变电阻连接于所述第1驱动电路的输出端与所述第1输出晶体管的栅极之间。具有第1电流探测电路，该第1电流探测电路探测流经所述第1输出晶体管的电流。具有控制电路，该控制电路响应于所述第1电流探测电路的输出信号，使所述第1可变电阻的值变化。

以下，参照附图，详细地说明实施方式的驱动器电路。此外，本发明并不限定于这些实施方式。

(第1实施方式)

图1是示出第1实施方式的驱动器电路的图。本实施方式的驱动器电路示出DCDC转换器的实施方式。

本实施方式具有PMOS输出晶体管71，该PMOS输出晶体管71的作为主电流路的源极－漏极路连接于电压输入端子10和电压输出端80。PMOS输出晶体管71的源极经由信号线14连接于电压输入端子10。输入电压Vin被供给到电压输入端子10。PMOS输出晶体管71的漏极连接于电压输出端80。