[发明专利]一种EOA电路、显示面板及终端

权利要求书

1.一种EOA电路，其特征在于，包括：

输出模块，用于根据第一扫描信号和时钟信号生成输出信号；所述输出模块还用于在所述第一扫描信号为有效电平期间且所述时钟信号为无效电平期间，将所述输出信号由高电平信号重置为低电平信号；控制模块，用于在所述第一扫描信号为无效电平期间，根据第二扫描信号，将所述输出信号由低电平信号恢复至高电平信号，

所述输出模块由N沟道金属氧化物半导体晶体管构成，

所述输出模块包括：

EOA电路的输出端；

第三晶体管，所述第三晶体管的第一电极连接所述时钟信号，所述第三晶体管第二电极连接所述EOA电路的输出端，所述第三晶体管的第三电极连接所述第一扫描信号，

所述控制模块包括：

第一晶体管，所述第一晶体管的第一电极连接高电平信号，所述第一晶体管的第二电极连接所述第三晶体管的第二电极，所述第一晶体管的第三电极连接所述第二扫描信号。

2.根据权利要求1所述的EOA电路，其特征在于，所述控制模块由N沟道金属氧化物半导体晶体管和P沟道金属氧化物半导体晶体管构成。

3.根据权利要求1所述的EOA电路，其特征在于，所述控制模块还包括：

第二晶体管，所述第二晶体管的第一电极连接所述第一晶体管的第二电极，所述第二晶体管的第二电极连接低电平信号，所述第二晶体管的第三电极与所述第一晶体管的第三电极短接并连接所述第二扫描信号。

4.根据权利要求3所述的EOA电路，其特征在于，所述第一晶体管为P沟道金属氧化物半导体晶体管，所述第二晶体管为N沟道金属氧化物半导体晶体管。

5.根据权利要求3所述的EOA电路，其特征在于，所述第一扫描信号为高电平时，所述第三晶体管导通。

6.根据权利要求3所述的EOA电路，其特征在于，所述第二扫描信号为高电平时，所述第一晶体管关断，所述第二晶体管导通。

7.根据权利要求1所述的EOA电路，其特征在于，所述第三晶体管的尺寸大于所述第一晶体管的尺寸。

8.根据权利要求3所述的EOA电路，其特征在于，在第一时段，第一扫描信号为低电平，第二扫描信号为高电平；当低电平的第一扫描信号施加至所述第三晶体管的第三电极时，所述第三晶体管关断，同时，高电平的第二扫描信号施加至所述第一晶体管和第二晶体管的第三电极，所述第一晶体管和第二晶体管导通；

低电平信号将第二晶体管的第一电极拉低，同时将所述EOA电路的输出端电压拉低，使所述EOA电路的输出端输出低电平信号。

9.根据权利要求3所述的EOA电路，其特征在于，在第二时段，当高电平的第一扫描信号施加至所述第三晶体管的第三电极时，所述第三晶体管导通，同时，低电平的第二扫描信号施加至所述第一晶体管和所述第二晶体管的第三电极，所述第一晶体管导通，所述第二晶体管关断；

高电平的时钟信号从所述第三晶体管的第一电极传送至所述第三晶体管的第二电极，并传送至所述EOA电路的输出端，同时，高电平信号从所述第一晶体管的第一电极传送至所述第一晶体管的第二电极，并传送至所述EOA电路的输出端，使所述EOA电路的输出端输出高电平信号。

10.根据权利要求3所述的EOA电路，其特征在于，在第三时段，当低电平的第二扫描信号施加至所述第一晶体管的第三电极和所述第二晶体管的第三电极时，所述第一晶体管导通，所述第二晶体管关断，同时，高电平的第一扫描信号施加至所述第三晶体管的第三电极，第三晶体管导通；

高电平信号从所述第一晶体管的第一电极传送至所述第一晶体管的第二电极，并传送至所述EOA电路的输出端，同时，低电平的时钟信号通过所述第三晶体管的第一电极传送至所述第三晶体管的第二电极并传送至所述EOA电路的输出端，使所述EOA电路的输出端输出低电平信号。