[发明专利]支持模拟协处理器的数字架构

说明书

一种协处理器被配置用于执行向量矩阵乘法(VMM)以求解诸如偏微分方程(PDE)的计算问题。可以通过使用模拟纵横阵列调用输入信号与傅里叶基函数的VMM来实现模拟离散傅里叶变换(DFT)。可以通过实现频谱PDE求解方法作为大规模离散化有限差分方法的替代，同时利用通过纵横阵列实现的固有并行性来求解线性和非线性PDE。数字控制器与纵横阵列对接，以将写操作和读操作定向到该纵横阵列。

相关申请

本申请要求于2017年12月29日提交的美国临时申请No.62/611,870的权益。上述申请的全部教导通过引用并入本文。

背景技术

忆阻器是一种充当能够基于施加的电压和电流的历史记录保持内部电阻状态的电阻开关的器件。忆阻器可以存储和处理信息，并提供一些超越常规集成电路技术的性能特征。重要的一类忆阻器件是基于离子运动的双端电阻开关，它是由简单的导体-绝缘体-导体薄膜叠层构造而成的。针对大规模应用，忆阻器器件可以以纵横(crossbar)阵列的形式使用。

发明内容

在示例实施方式中，一种电路包括向量矩阵乘法(VMM)处理器和控制器。所述VMM处理器可以被配置为执行浮点VMM运算，各个浮点VMM处理器包括至少一个忆阻器网络，所述至少一个忆阻器网络具有以纵横结构布置的模拟忆阻器器件的阵列。所述控制器与所述VMM处理器对接并且可以被配置为：a)从存储器取回读取数据；b)基于所述读取数据，确定将被执行的矩阵乘法的类型；c)生成具有特定于将被执行的矩阵乘法的所述类型的格式的输入矩阵；d)确定所述浮点VMM运算的计算精度，并且根据输入矩阵的浮点元素解析符号数据字段、指数数据字段和尾数数据字段，以及e)将输入矩阵数据发送给所述VMM处理器。

响应于所述类型是通用矩阵-矩阵(GEMM)乘法，所述控制器还可以被配置为：1)根据所述读取数据的逐行顺序来生成所述输入矩阵，以及2)将所述输入矩阵施加到所述VMM处理器的输入端，其中，所述VMM处理器还被配置为将所述输入矩阵施加到所述至少一个忆阻器网络。所述VMM处理器的所述输入端可以包括VMM信号处理链，所述链包括数字逻辑块，所述数字逻辑块执行一组顺序功能以准备用于VMM的浮点数据，所述功能包括数据格式化、指数归一化/去归一化以及忆阻器网络映射/逆映射中的至少一者。响应于所述类型是二维(2D)卷积和相关，所述控制器还可以被配置为：1)按照所述读取数据的交叠顺序生成所述输入矩阵，所述交叠顺序表示卷积运算的移位，以及2)将所述输入矩阵施加到所述VMM处理器的输入端，其中，所述VMM处理器还被配置为将所述输入矩阵施加到所述至少一个忆阻器网络。

所述控制器还可以被配置为：a)识别从所述读取数据取回的浮点数的极值的指数；b)根据所述指数确定所述浮点数的其它值的归一化指数，所述其它值是除所述极值以外的值；c)通过用相应归一化指数取代相应指数来修改所述其它值；以及d)基于所述归一化指数，通过去归一化处理将来自所述至少一个忆阻器网络的结果数据转换为浮点值。

所述控制器还可以被配置为：a)识别将被存储到至少一个忆阻器网络中的矩阵；b)基于1)所述至少一个忆阻器网络的高电导状态和低电导状态以及2)所述矩阵的最高值和最低值来限定所述矩阵的映射系数；c)基于所述映射系数，限定将所述矩阵的元素与所述至少一个忆阻器网络的电导值相关的映射；d)使所述VMM处理器根据所述映射将所述矩阵存储到所述至少一个忆阻器网络；以及e)基于所述映射，通过逆映射处理，将来自所述至少一个忆阻器网络的结果数据转换为数值矩阵值。

所述控制器还可以被配置为：a)基于将被执行的所述VMM运算，从主机处理器的指令高速缓存器接收多个指令，所述多个指令中的各个指令指定所述至少一个忆阻器网络的单个行的配置；并且b)使所述VMM处理器经由所述至少一个忆阻器网络并行执行所述多个指令。所述控制器还可以被配置为将所述多个指令作为超长指令字(VLIW)指令转发给所述VMM处理器。