[发明专利]在基于处理器的系统中使用矩阵处理器提供高效浮点运算

权利要求书

1.一种基于矩阵处理器的装置，其包括矩阵处理器，所述矩阵处理器包括正部分和累加器及负部分和累加器，

所述矩阵处理器经配置以：

针对多对浮点操作数中的第一浮点操作数及第二浮点操作数的每一对：

确定所述第一浮点操作数及所述第二浮点操作数的中间乘积的正负号，所述正负号指示所述中间乘积为正还是负；

基于所述中间乘积的所述正负号用包括所述正部分和累加器的分数及所述负部分和累加器的分数中的一者的部分和分数使所述中间乘积归一化；及

基于所述中间乘积的所述正负号将所述中间乘积与所述正部分和累加器及所述负部分和累加器中的一者相加；

从所述正部分和累加器的值减去所述负部分和累加器的值以产生最终和；及

使所述最终和重新归一化。

2.根据权利要求1所述的基于矩阵处理器的装置，其中所述矩阵处理器经进一步配置以将所述第一浮点操作数的第一分数乘以所述第二浮点操作数的第二分数以产生所述中间乘积。

3.根据权利要求2所述的基于矩阵处理器的装置，其中所述矩阵处理器经配置以通过经配置以对所述中间乘积及所述部分和分数中的较小者执行逐位右移位运算而用所述部分和分数使所述中间乘积归一化。

4.根据权利要求1所述的基于矩阵处理器的装置，其中所述矩阵处理器经进一步配置以时钟选通对应于所述中间乘积的所述正负号的相反数的所述正部分和累加器及所述负部分和累加器中的一者。

5.根据权利要求1所述的基于矩阵处理器的装置，其中：

所述第一浮点操作数的分数及所述第二浮点操作数的分数各自包括10个位；且

所述正部分和累加器的所述分数及所述负部分和累加器的所述分数各自包括31个位。

6.根据权利要求1所述的基于矩阵处理器的装置，其中：

所述第一浮点操作数的指数及所述第二浮点操作数的指数各自包括五(5)个位；且

所述正部分和累加器的指数及所述负部分和累加器的指数各自包括八(8)个位。

7.根据权利要求1所述的基于矩阵处理器的装置，其集成至集成电路IC中。

8.根据权利要求1所述的基于矩阵处理器的装置，其集成至选自由以下各者组成的群组的装置中：机顶盒、娱乐单元、导航装置、通信装置、固定位置数据单元、移动位置数据单元、全球定位系统GPS装置、移动电话、蜂窝电话、智能手机、会话发起协议SIP电话、平板计算机、平板手机、服务器、计算机、便携式计算机、移动计算装置、可穿戴式计算装置、桌上型计算机、个人数字助理PDA、监控器、计算机监控器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、视频播放器、数字视频光盘DVD播放器、便携式数字视频播放器、汽车、车辆组件、航空电子系统、无人机及多旋翼飞行器。

9.一种基于矩阵处理器的装置，其包括：

用于针对多对浮点操作数中的第一浮点操作数及第二浮点操作数的每一对确定所述第一浮点操作数及所述第二浮点操作数的中间乘积的正负号的装置，所述正负号指示所述中间乘积为正还是负；

用于基于所述中间乘积的所述正负号用包括正部分和累加器的分数及负部分和累加器的分数中的一者的部分和分数使所述中间乘积归一化的装置；

用于基于所述中间乘积的所述正负号将所述中间乘积与所述正部分和累加器及所述负部分和累加器中的一者相加的装置；

用于从所述正部分和累加器的值减去所述负部分和累加器的值以产生最终和的装置；及

用于使所述最终和重新归一化的装置。

10.根据权利要求9所述的基于矩阵处理器的装置，其进一步包括用于将所述第一浮点操作数的第一分数乘以所述第二浮点操作数的第二分数以产生所述中间乘积的装置。