[发明专利]用于老化保护带减少的自适应电压系统

说明书

提供了一种设备，该设备包括：第一电源节点；第二电源节点；存储器位单元，耦合到第二电源节点；电路，耦合到第一电源节点和第二电源节点，该电路用于在二极管连接模式下操作；以及晶体管，该晶体管并联耦合到电路，其中晶体管能由数字信号控制，使得当晶体管导通时，其用于向存储器位单元施加电压应力和/或电流应力。

优先权声明

本申请要求2017年4月3日提交的名称为“ADAPTIVE VOLTAGE SYSTEM FOR AGINGGUARD-BAND REDUCTION(用于老化保护带减少的自适应电压系统)”的美国专利申请序列第15/477,913号的优先权，该申请通过引用整体结合于此。

背景

在先进的处理技术节点中，过程(P)、电压(V)和温度(T)变化(也称为“PVT”变化)和老化行为会降低设计的性能和可靠性。为了减轻这些问题，现代微处理器和/或片上系统(SoC)设计增加了固定电压/定时余裕保护带或余裕，以保证微处理器或SoC的目标性能和可靠性。而且，这些PVT变化和老化本质上可能不常见。因此，添加保护带或余裕以避免由变化引起的错误会损害能量效率和性能。

附图说明

通过以下给出的详细描述及通过本公开的各实施例的附图将更全面地理解本公开的实施例，然而，不应当将其认为是将本公开限于特定实施例，而是仅用于解释和理解。

图1示出了根据本公开的一些实施例的自适应电压系统的高级架构。

图2示出了根据本公开的一些实施例的具有用于存储器阵列的保持Vmin(V最小)监视器(RVM)的自适应电压系统的高级架构。

图3A-F示出了根据本公开的一些实施例的RVM电路。

图4A-B分别示出了在老化之前和老化之后的静态噪声容限(SNM)的曲线图。

图5A示出了根据一些实施例的示出了具有和不具有RVM电路的跨过程变化和老化的存储器阵列的Vmin(V最小)的曲线图。

图5B示出了根据一些实施例的示出存储器位单元和双堆叠二极管连接的RVM的具有老化周期的Vmin(V最小)的曲线图。

图6示出了根据本公开的一些实施例的具有示出采样和应力时序图的波形的曲线图。

图7A-B示出了使用一些实施例的RVM电路的功率节省的曲线图。

图8示出了根据一些实施例的具有自适应电压系统的智能设备或计算机系统或SoC(片上系统)。

具体实施方式

由于晶体管的老化效应取决于集成电路(IC或芯片)的用户的使用和条件而不同地发生，所以即使较大的固定老化保护带或余裕可能最终被添加到老化程度较低的芯片(或IC)中，这进而又增加了芯片寿命期间的功耗。晶体管或器件老化发生在IC的存储器阵列和逻辑两者中，这增加了器件的阈值电压，从而导致较高的传播延迟和较高的活跃Vmin(V最小)。这里，术语“Vmin”通常是指最小操作电源电压，低于该最小操作电源电压时，逻辑或存储器不能正常工作。例如，存储器的Vmin是最小电源电压，低于该最小电源电压时，存储器位单元可能丢失其数据或无法向其写入数据。然而，增加IC或芯片的电源电压将增加芯片老化晶体管的速度。因此，为半导体芯片指定了更大的Vmin，以便在芯片的寿命期间向芯片的晶体管提供足够的电源电压，从而允许芯片在其整个寿命期间至少以最小的指定时钟速度工作。

另外，在存储器电路(例如，静态随机存取存储器(SRAM))的情况下，随着存储器单元的晶体管老化，需要向存储器单元提供更大的电源电压以防止存储器单元丢失其存储的数据。因此，为半导体芯片指定了更大的Vmin，使得足够的电源电压施加到存储器电路的存储器单元，使得它们在半导体芯片的寿命期间保持其数据。