[发明专利]计算中的错误校正

说明书

这里介绍了检测和/或校正计算中的错误的技术。校正计算中的错误的能力可以提高处理器的速度、降低处理器的功耗并且减小处理器内的晶体管之间的距离，因为可以检测和校正由此生成的错误。在一个实施方式中，以软件或硬件运行的错误校正模块可以通过计算所得到的矩阵中所有元素的预期总和以及所得到的矩阵中所有元素的实际总和来检测矩阵乘法中的错误。当预期总和与得到的总和之间存在差异时，错误校正模块检测到错误。在另一实施方式中，除了检测错误以外，错误校正模块还可以确定错误的位置和量值，从而校正错误的计算。

相关申请的交叉引用

本申请要求于2017年1月11日提交的美国临时专利申请第62/444,950号的优先权，其全部内容通过引用合并入本文。

技术领域

本申请的一个或更多个实施方式涉及在计算期间检测和校正错误，并且更具体地涉及检测和校正矩阵乘法中的错误的方法和系统。

背景技术

在现代处理器中，确定处理器的速度、处理器的功耗和处理器内的晶体管之间的距离，使得处理器中的最不可靠的晶体管可以在没有错误的情况下进行操作。通过增加内部时钟的频率来增加处理器的速度可能导致处理器中的最不可靠的晶体管中的错误。类似地，降低处理器的功耗或减小处理器中的计算单元之间的距离也可能导致错误的计算。

发明内容

本文中所介绍的一个或更多个实施方式可以包括检测和/或校正计算中的错误的技术。校正计算中的错误的能力可以提高处理器的速度、降低处理器的功耗并且减小处理器内的晶体管之间的距离，因为可以检测和校正由此生成的错误。在一个实施方式中，以软件或硬件运行的错误校正模块可以通过计算所得到的矩阵中所有元素的预期总和以及所得到的矩阵中所有元素的实际总和来检测矩阵乘法中的错误。当预期总和与得到的总和之间存在差异时，错误校正模块检测到错误。在另一实施方式中，除了检测错误之外，错误校正模块还可以确定错误的位置和量值，从而校正错误的计算。

附图说明

通过研究以下结合所附权利要求和附图的详细描述，对于本领域技术人员而言，本实施方式的这些和其他目的、特性和特征将变得更加明显，所有这些都形成本说明书的一部分。虽然附图包括各种实施方式的图示，但是附图不意在限制所要求保护的主题。

图1示出了根据一个实施方式的包括电子电路和计算错误校正模块的设备。

图2A示出了根据一个实施方式的非逻辑门。

图2B示出了根据一个实施方式的具有增加的时钟速度的非逻辑门。

图2C示出了根据一个实施方式的具有降低的输入电压的非逻辑门。

图3示出了根据一个实施方式的检测矩阵乘法中的错误的方法。

图4示出了根据一个实施方式的检测和校正矩阵乘法中的错误的方法。

图5示出了根据另一实施方式的检测和校正矩阵乘法中的错误的方法。

图6示出了根据一个实施方式的检测所得到的矩阵中的错误的位置和量值的方法。

图7A示出了根据一个实施方式的用于检测从存储器读取的数据中的错误的错误校正数据结构。

图7B示出了根据另一实施方式的用于检测从存储器读取的数据中的错误的错误校正数据结构。

图8是根据一个实施方式的通过检测和校正矩阵乘法中的错误来提高处理器的效率的方法的流程图。

图9是根据一个实施方式的通过检测矩阵乘法中的错误来提高处理器的效率的方法的流程图。

图10是计算机系统1000的示例形式的机器的图形表示，在计算机系统1000内可以执行用于使机器执行本文中讨论的方法或模块中的任何一个或更多个的一组指令。