[实用新型]一种用于5G的低频射频收发装置

说明书

本实用新型公开了一种用于5G的低频射频收发装置,包括PPGA模块、通道单元和四个FMC扣卡；所述FPGA模块与外部信号处理板连接，FPGA模块还分别与每一个FMC扣卡连接；所述通道单元包括四个与FMC扣卡一一对应的收发通道组，每个收发通道组包括两路收发通道，所述收发通道的一端连接对应的FMC扣卡，另一端设置有收发天线。本实用新型提供了一种用于5G的低频射频收发装置，具有体积小、功耗低和通道资源丰富的优势。

技术领域

本实用新型涉及射频收发，特别是涉及一种用于5G的低频射频收发装置。

背景技术

电磁场(或电磁波)作为能量的一种形式,是当今世界最重要的能源,其研究领域涉及能量的产生、储存、变换、传输和综合利用，电磁波作为信息传输的载体,成为当今人类社会发布和获取信息的主要手段,被广泛应用于通信领域；随着无线通信技术的高速发展和深入普及，给人们生活、工作带来了很大便利。

射频收发装置主要完成射频信号的收发和处理，是无线通信系统的重要组成部分，随着5G通信技术的发展，对射频收发装置的要求越来越高，传统的射频收发装置在体积、功耗、集成度等方面已经渐渐不能满足无线通讯系统的需求。

实用新型内容

本实用新型的目的在于克服现有技术的不足，提供一种用于5G的低频射频收发装置。

本实用新型的目的是通过以下技术方案来实现的：一种用于5G的低频射频收发装置，其特征在于：包括PPGA模块、通道单元和四个FMC扣卡；

所述FPGA模块与外部信号处理板连接，FPGA模块还分别与每一个FMC扣卡连接；所述通道单元包括四个与FMC扣卡一一对应的收发通道组，每个收发通道组包括两路收发通道，所述收发通道的一端连接对应的FMC扣卡，另一端设置有收发天线。

优选地，每一个所述的FMC扣卡均包括HPC连接器、配置CPU、时钟选择模块、AD9371芯片、板载时钟模块和外部时钟输入端口；

所述AD9371芯片通过HPC连接器与FPGA模块连接，AD9371芯片还分别与对应的两路收发通道连接；所述时钟选择模块的输入端分别与HPC连接器、板载时钟模块和外部时钟输入端口连接，时钟选择模块的输出端与AD9371芯片连接；所述配置CPU的输入端通过HPC连接器与HPC模块连接，配置CPU的输出端分别与时钟选择模块和AD9371芯片连接。

优选地，所述板载时钟模块包括10MHz的TCXO晶振。

优选地，每一路所述的收发通道均包括接收模块、发射模块和收发切换开关；所述收发切换开关与对应的收发天线连接；

所述发射模块包括第一AMP放大器、滤波器和功率放大器，第一AMP放大器的输入端与FMC扣卡连接，第一AMP放大器的输出端依次通过滤波器和功率放大器与收发切换开关连接；

所述接收模块包括低噪声放大器、射频滤波器、混频器、BPF滤波器和第二AMP放大器，所述低噪声放大器的输入端与收发切换开关连接，低噪声放大器的输出端依次通过射频滤波器、混频器和BPF滤波器与第二AMP放大器连接，所述第二AMP放大器的输出端与对应的FMC扣卡连接。

优选地，所述通道单元还包括载波聚合模块，所述载波聚合模块设置于FMC扣卡与每一个收发通道的第一AMP放大器之间，载波聚合模块的输入端与每一个FMC扣卡连接，对FMC扣卡输出的信号进行带宽合成，载波聚合模块的输出端分别与每一个收发通道的第一AMP放大器连接。

优选地，所述通道单元还包括载波分离模块，所述载波分离模块的输入端分别与每一个收发通道射频放大器连接，对各个收发通道中射频放大器输出的信号进行载波分离，所述载波分离模块的输出端分别与每一个收发通道的混频器连接。

优选地，所述低频射频收发装置还包括为整个装置供电的电源模块；所述低频射频收发装置还包括为整个装置提供时钟信号的时钟模块。