[实用新型]一种高精度指数型温度补偿CMOS带隙基准电路

权利要求书

1.一种高精度指数型温度补偿CMOS带隙基准电路，其特征在于，包括三个PMOS管、三个PNP型三极管、五个电阻和一个四输入运算放大器；

其中，PMOS管M1、PMOS管M2和PMOS管M3的漏极均与电源连接，其栅极均与四输入运算放大器U1的输出端连接，PMOS管M1的源极通过电阻R2与四输入运算放大器U1的第一反相输入端INN1和第二反相输入端INN2连接，PMOS管M2的源极通过电阻R5与四输入运算放大器U1的第一同相输入端INP1连接，PMOS管M3的源极与四输入运算放大器U1的第二同相输入端INP2连接；

三极管Q1的发射极与四输入运算放大器U1的第一反相输入端INN1和第二反相输入端INN2连接，其基极和集电极接地；

三极管Q2的发射极通过电阻R1与四输入运算放大器U1的第一同相输入端INP1连接，其基极和集电极接地；

三极管Q3的发射极与四输入运算放大器U1的第二同相输入端INP2连接，三极管Q3的发射极还通过电阻R3与其基极连接，其基极通过电阻R4与其集电极连接，且其集电极接地。

2.根据权利要求1所述的高精度指数型温度补偿CMOS带隙基准电路，其特征在于，所述电阻R2和电阻R5的阻值相同。

3.根据权利要求1所述的高精度指数型温度补偿CMOS带隙基准电路，其特征在于，所述电阻R2与PMOS管M1的源极连接的一端的电压作为基准电压VREF。

4.根据权利要求1所述的高精度指数型温度补偿CMOS带隙基准电路，其特征在于，所述四输入运算放大器内部包括12个PMOS管；

其中，PMOS管M13的漏极、PMOS管M14的漏极、PMOS管M11的漏极和PMOS管M12的漏极均与电源VDD连接，PMOS管M13的栅极与PMOS 管M14的栅极连接，PMOS管M11的源极分别与PMOS管M12的栅极和PMOS管M11的栅极连接；

PMOS管M13的源极分别与PMOS管M15的漏极和PMOS管M16的漏极连接，PMOS管M14的源极分别与PMOS管M5的漏极和PMOS管M6的漏极连接；

PMOS管M11的源极与PMOS管M9的漏极连接，PMOS管M12的源极与PMOS管M10的漏极连接，PMOS管M9的栅极与PMOS管M10的栅极连接，PMOS管M9的源极与PMOS管M7的漏极连接，PMOS管M10的源极PMOS管M8的漏极连接；

PMOS管M15的源极和PMOS管M5的源极均与PMOS管M7的漏极连接，PMOS管M16的源极和PMOS管M6的源极均与PMOS管M8的漏极连接；

PMOS管M7的栅极与PMOS管M8的栅极连接，PMOS管M7的源极和PMOS管M8的源极均接地；

其中，PMOS管M15的栅极作为四输入运算放大器的第一同相输入端INP1，

PMOS管M16的栅极作为四输入运算放大器的第一反相输入端INN1；

PMOS管M5的栅极作为四输入运算放大器的第二同相输入端INP2；

PMOS管M6的栅极作为四输入运算放大器的第二反相输入端INN2；

PMOS管M12的源极和PMOS管M10的漏极连接作为四输入运算放大器的输出端。