[实用新型]一种基于FPGA实现的分数阶积分器

说明书

本实用新型涉及一种基于FPGA实现的分数阶积分器，包括：量化模块，用于量化分数阶积分器的系数，得到分数阶积分器时域下的差分表达式；FPGA模块，用于根据所述差分表达式，将所述分数阶积分器的实现分解为无反馈结构的零点系数的FPGA实现、无反馈结构的极点系数的FPGA实现及无反馈结构的顶层运算的FPGA实现。本实用新型提供的技术方案，提高了高阶IIR滤波器的系统稳定性，并简化了系统结构。

技术领域

本实用新型涉及数字滤波器技术领域，具体涉及一种基于FPGA实现的分数阶积分器。

背景技术

数字滤波器由数字乘法器、加法器和延时单元组成的一种算法或装置。数字滤波器的功能是对输入离散信号的数字代码进行运算处理，以达到改变信号频谱的目的。数字滤波器具有可靠性高、一致性好和参数设置便捷等优点，在许多应用领域使用数字滤波器替代模拟滤波器可获得更为理想的性能。

数字滤波器包括：FIR滤波器(Finite Impulse Response滤波器，有限长单位冲激响应滤波器)和IIR滤波器(Infinite Impulse Response滤波器，无限长单位激响应滤波器)。与FIR滤波器相比，IIR滤波器具有更好的幅频特性。由于具有反馈回路，IIR滤波器在相同阶数时取得的滤波效果更好。然而IIR滤波器存在稳定性问题，这主要取决于IIR滤波器具有反馈型结构，滤波器传递函数的零极点分布影响其稳定性。低阶IIR滤波器结构简单，电路容易实现，稳定性好，但由于阶数太低，限制了系统的滤波降噪能力，造成系统整体的性能不高；高阶IIR滤波器滤波降噪能力强，但面临系统的稳定性变差问题，需要合理设计系统结构与参数。

实用新型内容

有鉴于此，本实用新型的目的在于克服现有技术的不足，提供一种基于FPGA实现的分数阶积分器，提高高阶IIR滤波器的系统稳定性，并简化系统结构。

为实现以上目的，本实用新型采用如下技术方案：

一种基于FPGA实现的分数阶积分器，包括：

量化模块，用于量化分数阶积分器的系数，得到分数阶积分器时域下的差分表达式；

FPGA模块，用于根据所述差分表达式，将所述分数阶积分器的实现分解为无反馈结构的零点系数的FPGA实现、无反馈结构的极点系数的FPGA实现及无反馈结构的顶层运算的FPGA实现。

优选地，所述量化模块，包括：

获取子模块，用于获取分数阶积分器的标准传递函数；

变形子模块，用于将所述标准传递函数变形为分数阶传递函数；

量化子模块，用户对所述分数阶传递函数的系数进行量化；

输出子模块，用于根据量化后的系数，输出所述分数阶传递函数时域下的差分表达式。

优选地，所述量化子模块，还用于将量化后的分数阶传递函数分母系数的第一项设置为2的整数次幂次方的形式。

优选地，若所述标准传递函数包括：比例系数、积分系数和半阶积分算子，则所述变形子模块，包括：

接收子模块，用于接收用户设定的比例系数和积分系数；

展开子模块，用于采用预设的积分算法将所述半阶积分算子展开；

代入子模块，用于将所述比例系数、积分系数和展开后的半阶积分算子代入到所述标准传递函数中，将所述标准传递函数变形为分数阶传递函数。

优选地，所述展开子模块，具体用于采用Al-aloui算法对所述半阶积分算子进行数值逼近，以将所述半阶积分算子展开。

优选地，所述FPGA模块，包括：