[实用新型]基于FPGA的视频解码器IP软核验证装置

说明书

本实用新型涉及一种基于FPGA的视频解码器IP软核验证装置。包括FPGA开发板、第一SD卡、第二SD卡、FPGA调试器、视频DA转换器、VGA显示器、第一SDRAM、第二SDRAM，所述FPGA开发板包括视频解码器、第一SD卡驱动器、第二SD卡驱动器、调试接口、第一SDRAM控制器、第二SDRAM控制器、YUV转RGB模块、VGA控制器，所述视频解码器分别通过第一SD卡驱动器、第一SDRAM控制器、第二SDRAM控制器与第一SD卡、第一SDRAM、第二SDRAM连接，第一SDRAM还通过第二SD卡驱动器与第二SD卡连接，调试接口与FPGA调试器连接；第二SDRAM通过YUV转RGB模块、VGA控制器、视频DA转换器与VGA显示器连接。本实用新型实现了具有可重用性好，可批量验证，可以实时演示解码性能，并能够对解码性能做出主观和客观评价。

技术领域

本实用新型涉及一种基于FPGA的视频解码器IP软核验证装置。

背景技术

现代数字集成电路设计中，芯片IP软核验证已经越来越重要，视频解码器IP软核的验证属于视频解码芯片设计过程中的前端验证，IP软核验证的成败直接影响到了视频解码器核心测试性能。如果功能验证方法不合适，就会影响到视频解码器性能发挥和验证结果的稳定性。

目前常用的IP软核验证方法主要有软件验证和硬件验证两种。

软件验证一般是基于RVM或UVM高级验证方法学，使用Systems Verilog或VerilogHDL语言编写测试文件（testbench），在Synopsys的VCS、Mentor的ModelSim等EDA软件上搭建验证平台，通过对每个子模块验证以及覆盖率分析，完成对整个系统的验证。软件验证着重于验证解码系统的逻辑功能是否正确，其优点是验证平台的可重用性好，可以移植到其他的解码器系统，但是并不能验证视频解码后输出画面质量的优劣，此外软件验证方法也无法完全准确地模拟出视频解码器硬件工作环境。

硬件验证一般是将视频解码器IP软核代码下载到FPGA开发板，将待测视频文件作为输入码流数据源，用显示器输出解码后的画面，其优点是可以直观验证解码器IP软核实时解码性能，但是无法将输出的解码数据与期望值进行比较来验证解码器逻辑功能是否正确。

发明内容

本实用新型的目的在于提供一种基于FPGA的视频解码器IP软核验证装置，该装置实现了具有可重用性好，可批量验证，可以实时演示解码性能，并能够对解码性能做出主观和客观评价。

为实现上述目的，本实用新型的技术方案是：一种基于FPGA的视频解码器IP软核验证装置，包括FPGA开发板、第一SD卡、第二SD卡、FPGA调试器、视频DA转换器、VGA显示器、第一SDRAM、第二SDRAM，所述FPGA开发板包括视频解码器、第一SD卡驱动器、第二SD卡驱动器、调试接口、第一SDRAM控制器、第二SDRAM控制器、YUV转RGB模块、VGA控制器，所述视频解码器分别通过第一SD卡驱动器、第一SDRAM控制器、第二SDRAM控制器与第一SD卡、第一SDRAM、第二SDRAM连接，第一SDRAM还通过第二SD卡驱动器与第二SD卡连接，调试接口与FPGA调试器连接；第二SDRAM通过YUV转RGB模块、VGA控制器、视频DA转换器与VGA显示器连接。

在本实用新型一实施例中，还包括一与所述第一SD卡、第二SD卡、FPGA调试器连接的上位机。

在本实用新型一实施例中，所述FPGA开发板还包括一与所述视频解码器连接的按键控制器，该按键控制器与一外接按键模块连接。

在本实用新型一实施例中，所述视频DA转换器采用ADV7123。

在本实用新型一实施例中，所述FPGA开发板采用EP4CE40F23C8N。

在本实用新型一实施例中，所述第一SDRAM、第二SDRAM均采用H5DU5162ETR-E3C。