[实用新型]一种锁存电路

说明书

本申请适用于锁存电路技术领域，提供了一种锁存电路，包括：选通控制模块、数据锁存模块、滤波模块；所述选通控制模块的输出端连接所述数据锁存模块的输入端；所述数据锁存模块的输出端连接所述滤波模块的待滤波数据输入端，且连接所述选通控制模块的输出端。通过选通控制模块接收输入数据，当选通控制模块为关断状态时，锁存电路为锁存模式，选通控制模块停止将输入数据锁存模块，数据锁存模块将已接收到的输入数据进行锁存，使得在锁存电路处于锁存模式时，输入数据能够被有效隔离；通过在数据锁存模块后接入滤波模块，对输入数据进行滤波处理，可以有效滤除输入数据中的高脉冲毛刺。

技术领域

本申请涉及锁存电路技术领域，尤其涉及一种锁存电路。

背景技术

锁存，就是把信号暂存以维持某种电平状态。锁存电路的最主要作用是缓存，其次是完成高速的控制器与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个I/O口既能输出也能输入的问题。

锁存电路可以在特定输入脉冲电平作用下改变状态达到数据锁存的目的。但是现有的锁存电路，在数据锁定后，输入信号不能很好地被隔离，输入信号容易对锁存数据造成影响。

发明内容

有鉴于此，本申请实施例提供了一种锁存电路，以解决现有技术中输入信号不能被有效隔离的问题。

本申请实施例的第二方面提供了一种锁存电路，包括：

选通控制模块、数据锁存模块、滤波模块；

所述选通控制模块的输出端连接所述数据锁存模块的输入端；所述数据锁存模块的输出端连接所述滤波模块的待滤波数据输入端，且连接所述选通控制模块的输出端；

所述选通控制模块接收输入数据，并将所述输入数据输入所述数据锁存模块，当所述选通控制模块为关断状态时，所述锁存电路为锁存模式，所述数据锁存模块对所述输入数据进行锁存，并将锁存的输入数据作为待滤波数据输入所述滤波模块，所述滤波模块对所述待滤波数据进行滤波处理得到输出数据。

可选的，所述选通控制模块包括：

第一晶体管、第二晶体管、第三晶体管、第四晶体管；

所述第一晶体管的栅极与所述第四晶体管的栅极连接后作为所述选通控制模块的第一输入端，所述第一晶体管的源极连接电源，所述第一晶体管的漏极连接所述第二晶体管的源极；

所述第二晶体管的栅极为所述选通控制模块的第二输入端，所述第二晶体管的漏极连接所述第三晶体管的漏极；

所述第三晶体管的栅极为所述选通控制模块的第三输入端，所述第三晶体管的源极连接所述第四晶体管的漏极；

所述第四晶体管的源极接地；

当所述选通控制模块的第二输入端接收低电平，且所述选通控制模块的第三输入端接收高电平时，所述选通控制模块为选通状态，所述锁存电路为选通模式，所述选通控制模块将接收到的输入数据输入所述数据锁存模块；

当所述选通控制模块的第二输入端接收高电平，且所述选通控制模块的第三输入端接收低电平时，所述选通控制模块为关断状态，所述锁存电路为锁存模式，所述选通控制模块停止将接收到的输入数据输入所述数据锁存模块。

可选的，所述数据锁存模块包括：

第一反相器、第二反相器；

所述第一反相器的输入端为所述数据锁存模块的输入端，且连接所述选通控制模块的输出端，所述第一反相器的输出端连接所述第二反相器的输入端；

所述第二反相器的输出端为所述数据锁存模块的输出端，且连接所述第二反相器的输入端。

可选的，所述滤波模块包括：