[实用新型]一种先进的极限功率恒值电路及应用其的开关电源

权利要求书

1.一种先进的极限功率恒值电路，其特征在于：包括晶体管Q1～Q7、电阻器R1～R3、电容器Csh、放大器A1～A2，比较器C1、用于提供内部供电电源VDD及内部参考电压Vref1的低压供电模块、逻辑变换模块、振荡器OSC及五个端口；

五个端口包括第一端VCC，第二端GATE，第三端OCP，第四端SENSE及第五端CLK；

所述的晶体管Q1的第一端分别接晶体管Q2的第三端、晶体管Q3的第三端、晶体管Q3的第二端，晶体管Q1的第二端分别接放大器A1的负输入端、电阻R1的第一端，晶体管Q1的第三端接放大器A1的输出端；

所述的晶体管Q2的第一端接低压供电模块的第二端，晶体管Q2第二端分别接电阻R3的第一端、晶体管Q7的第二端、晶体管Q4的第二端；

所述的晶体管Q3的第一端接低压供电模块的第二端；

所述的晶体管Q4的第一端分别接晶体管Q5的第一端、低压供电模块的第二端，晶体管Q4的第三端分别接晶体管Q5的第二端、晶体管Q5的第三端、晶体管Q6的第一端；

所述的晶体管Q6的第二端分别接电阻R2的第一端、放大器A2的负输入端，晶体管Q6的第三端接放大器A2的输出端；

所述的晶体管Q7的第一端分别接电容Csh的第一端、比较器C1的第一端，晶体管Q7的第三端接逻辑变换模块的第二端；

所述的电阻R1的第二端、R2的第二端、R3的第二端及电容Csh的第二端分别接地；

所述的放大器A1的正输入端接振荡器OSC的第二端；

所述的放大器A2的正输入端接低压供电模块的第三端；

所述的振荡器OSC的第一端接低压供电模块的第二端；振荡器OSC的第三端接第五端CLK；

所述的低压供电模块的第一端接第一端VCC；

所述的逻辑变化模块的第一端接第一端VCC，逻辑变化模块的第三端接第二端GATE；

所述的比较器C1的正输入端接第四端SENSE，所述的比较器C1的输出端接第三端OCP。

2.根据权利要求1所述的先进的极限功率恒值电路，其特征在于：晶体管Q1、Q6、Q7均为NPN晶体管或者NMOS晶体管，NPN晶体管的第一端集电极、第二端为发射极，第三端为基极，NMOS晶体管的第一端为漏极、第二端为源极，第三端为栅极；晶体管Q2～Q5均为PNP晶体管或者PMOS晶体管，PNP晶体管的第一端发射极、第二端为集电极，第三端为基极，PMOS晶体管的第一端为源极、第二端为漏极，第三端为栅极。

3.一种应用权利要求1所述的先进的极限功率恒值电路的开关电源，其特征在于：包括变压器、一用于产生调节所述变压器的脉冲宽度的开关信号的开关电源控制器及一功率开关管M1；

所述开关电源控制器耦接一设于变压器输出端的回授单元；所述的功率开关管第一端接变压器输入端，功率开关管的第二端分别接所述开关电源控制器和限流电阻Rs的第一端，功率开关管的第三端接所述的开关电源控制器；

所述的开关电源控制器包括欠压锁定电路、先进的极限功率恒值电路、脉宽调制器与驱动电路；所述的驱动电路分别与欠压锁定电路、先进的极限功率恒值电路、脉宽调制器连接；

所述的先进的极限功率恒值电路与脉宽调制器连接。

4.根据权利要求3所述的开关电源，其特征在于：所述驱动电路的第一端接所述脉宽调制器的第四端PWM，驱动电路的第二端接电源VCC，驱动电路的第三端接所述功率开关管M1的第三端；

所述脉宽调制器的第一端SENSE分别接一采样电阻Rs的第一端、功率管M1的第二端，脉宽调制器的第二端FB接所述回授单元的回授端，脉宽调制器的第三端接所述先进的极限功率恒值电路的第三端OCP，脉宽调制器的第五端接所述先进的极限功率恒值电路的第五端CLK；

所述先进的极限功率恒值电路的第一端VCC接电源VCC，先进的极限功率恒值电路的第二端GATE接所述功率开关管M1的第三端，先进的极限功率恒值电路的第四端SENSE分别接外部采样电阻Rs的第一端、功率管M1的第二端；

所述的欠压锁定电路的第一端接所述极限功率恒值电路的第一端VCC；

所述采样电阻Rs的第二端接地。