[实用新型]一种音频播放器的时钟电路

说明书

本实用新型公开了一种音频播放器的时钟电路，其包括音频解码芯片、音频DAC芯片、时钟信号提供电路和锁相环电路，所述锁相环电路分别与所述音频解码芯片的时钟信号输入端、所述音频解码芯片的I2S主时钟信号输出端和所述时钟信号提供电路相连接，所述时钟信号提供电路与所述音频DAC芯片的主时钟信号输入端相连接。本实用新型的音频播放器的时钟电路可消除I2S主时钟的时基抖动，提高音频DAC芯片的输出音质。

技术领域

本实用新型涉及音频解码领域，尤其涉及一种音频播放器的时钟电路。

背景技术

如附图1所示，现有技术的数码音乐播放器由带音频解码的SoC芯片、音频数/模转换（DAC）芯片、晶振等电路模块构成。晶振与解码芯片相连，解码芯片内部与I2S时钟相关的模块有时钟发生器、倍频器、分频器等。晶振的频率经过SoC芯片内部一系列的转化，最后通过I2S总线的主时钟（MCLK）或位时钟（BCLK）输出至音频DAC芯片。I2S信号包括MCLK/BCLK/LRCK/SDATA。

这种设计的缺点是：晶振自身输出波形的抖动虽然是比较小的，但是经过解码芯片内部一系列转换之后，再输出的I2S时钟的抖动就大大增加。I2S主时钟/位时钟的时基抖动（Jitter），对DAC输出的音质有较大的影响。因此这种音频DAC时钟生成的架构，不可避免地影响到DAC输出的音质。

实用新型内容

本实用新型的目的是针对上述现有技术存在的缺陷，提供一种音频播放器的时钟电路，以在消除I2S主时钟的时基抖动，提高音频DAC芯片的输出音质。

本实用新型实施例中，提供了一种音频播放器的时钟电路，其包括音频解码芯片、音频DAC芯片、时钟信号提供电路和锁相环电路，所述锁相环电路分别与所述音频解码芯片的时钟信号输入端、所述音频解码芯片的I2S主时钟信号输出端和所述时钟信号提供电路相连接，所述时钟信号提供电路与所述音频DAC芯片的主时钟信号输入端相连接。

本实用新型实施例中，所述锁相环电路由鉴频鉴相器、N分频器、R分频器、环路滤波器和压控振荡器组成。

本实用新型实施例中，所述时钟信号提供电路包括晶振和分频器，所述晶振与所述N分频器和所述音频DAC芯片的主时钟信号输入端相连接，所述晶振还通过所述分频器与所述音频DAC芯片的位时钟信号输入端相连接。

本实用新型实施例中，所述音频解码芯片采用芯片ATJ2167, 所述鉴频鉴相器、N分频器、R分频器在芯片ADF4002中实现，所述分频器采用芯片74HC4040，所述音频DAC芯片采用芯片CS4398。

本实用新型实施例中，所述环路滤波器包括电阻R3、R4、电容C3、C4、C7，其中，电阻R4与电容C7串联于芯片ADF4002的引脚CP和地之间，电容C3连接于芯片ADF4002的引脚CP和地之间，R3连接于芯片ADF4002的引脚CP和所述压控振荡器之间，电容C4连接于所述压控振荡器和地之间。

本实用新型实施例中，所述时钟信号提供电路包括一晶振，所述晶振与所述N分频器和所述音频DAC芯片的主时钟信号输入端相连接。

本实用新型实施例中，所述时钟信号提供电路包括第一晶振、第二晶振和时钟切换模块，所述第一晶振和所述第二晶振分别与所述时钟切换模块相连接，所述时钟切换模块分别与所述N分频器和所述音频DAC芯片的主时钟信号输入端相连接。

本实用新型实施例中，所述时钟信号提供电路包括第一晶振、第二晶振、时钟切换模块和分频器，所述第一晶振和所述第二晶振分别与所述时钟切换模块相连接，所述时钟切换模块分别与所述N分频器和所述音频DAC芯片的主时钟信号输入端相连接，所述晶振还通过所述分频器与所述音频DAC芯片的位时钟信号输入端相连接。