[实用新型]有源晶振滤波电路模块

说明书

本实用新型公开了一种有源晶振滤波电路模块，包括有源晶振器Y1，所述有源晶振器Y1的电源输入端Vcc和时钟信号输出端CLK分别通过磁珠L1与外部电源VCC连接；所述磁珠L1与所述外部电源VCC连接的一端经电容C1接地GND，磁珠L1的另一端经电容C2、C3组成的并联电路接地GND；有源晶振器Y1时钟信号输出端CLK通过由电阻R1和电容C4组成的串联电路接地GND，所述电阻R1的低电位端为所述有源晶振滤波电路模块的输出端。本实用新型优点在于解决了有源晶振工作时产生噪声所带来的问题，通过对有源晶振器的输入电源VCC和输出的时钟信号CLK进行噪声滤波，使有源晶振器的信号更加稳定，从而使电子设备能够稳定工作。

技术领域

本实用新型涉及滤波电路模块，尤其是涉及有源晶振滤波电路模块。

背景技术

随着现代工业化进程的飞速发展，各种电子设备对有源晶振器的应用越来越广泛。有源晶振器需要供电工作，接入电源的不稳定和有源晶振器工作时产生的谐波噪声，从而影响电子设备（产品）的正常工作，因此对有源晶振器进行滤波非常重要。

发明内容

本实用新型目的在于提供一种有源晶振滤波电路模块。

为实现上述目的，本实用新型采取下述技术方案：

本实用新型所述的有源晶振滤波电路模块，包括有源晶振器Y1，所述有源晶振器Y1的电源输入端Vcc和时钟信号输出端CLK分别通过磁珠L1与外部电源VCC连接；所述磁珠L1与所述外部电源VCC连接的一端经电容C1接地GND，磁珠L1的另一端经电容C2、C3组成的并联电路接地GND；有源晶振器Y1时钟信号输出端CLK通过由电阻R1和电容C4组成的串联电路接地GND，所述电阻R1的低电位端为所述有源晶振滤波电路模块的输出端。

本实用新型优点在于解决了有源晶振工作时产生噪声所带来的问题，通过对有源晶振器的输入电源VCC和输出的时钟信号CLK进行噪声滤波，使有源晶振器的信号更加稳定，从而使电子设备能够稳定工作。

附图说明

图1是本实用新型的电路原理结构示意图。

具体实施方式

下面结合附图对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述实施例。

如图1所示，本实用新型所述的有源晶振滤波电路模块，包括有源晶振器Y1，所述有源晶振器Y1的电源输入端Vcc和时钟信号输出端CLK分别通过磁珠L1与外部电源VCC连接；所述磁珠L1与所述外部电源VCC连接的一端经电容C1接地GND，磁珠L1的另一端经电容C2、C3组成的并联电路接地GND；有源晶振器Y1时钟信号输出端CLK通过由电阻R1和电容C4组成的串联电路接地GND，所述电阻R1的低电位端为所述有源晶振滤波电路模块的输出端，向外部MCU提供稳定的时钟输入信号。

本实用新型工作原理简述如下：

电阻R1与电容C1组合形成RC滤波器，在外部电VCC输入端串联磁珠L1，磁珠L1与电容C1、C2、C3组合形成π型滤波器，可以进一步滤波外部电VCC的外界干扰，使晶振的信号更加稳定；电容C3、C2、磁珠L1和电容C1依次靠近有源晶振器Y1的电源输入端Vcc，电阻R1和电容C4依次靠近有源晶振器Y1的时钟信号输出端CLK，达到最大限度地的滤除外界干扰，使输出的时钟信号更加稳定。电容C1、C2、C3的容值依次100倍的递增，电容C1的容值不小于1000pF，电容C4的容值不大于20pF，磁珠L1的100MHz阻抗不小于600欧姆，电阻R1的阻值不大于50欧姆，不能影响有源晶振器的正常工作和时钟信号CLK的完整性。