[实用新型]一种适用于流水线ADC的MDAC结构

说明书

本实用新型公开了一种适用于流水线ADC的MDAC结构，包括采样输入信号端VINP、信号输入端±VREF、采样信号输入端VINN、运放器OPAMP、时钟信号S1、时钟信号S2、采样电容C1P至采样电容C8P、采样电容C1N至采样电容C8N、电容Cm、电容Cn、开关SW1、开关SW2、开关SW3、开关SW4、开关SW5、开关SW6、开关SW7、信号输出端VOUTP及信号输出端VOUTN。有益效果：在不需要VCM buffer的前提下，+VREF和‑VREF buffer的负载始终保持一致，整个转换过程不需要VCM电压以其驱动器，大幅度提高了驱动器的动态性能。

技术领域

本实用新型涉及流水线模数转换器技术领域，具体来说，涉及一种适用于流水线ADC的MDAC结构。

背景技术

流水线模数转换器是模数转换器的一种经典结构类型，可以在功耗、面积、速度和精度之间进行较好地折中，因而受到广泛的应用，高精度的流水线模数转换器常采用多级结构。在传统的流水线ADC(数模转换器)的MDAC(余量增益放大电路)结构如图2所示，其工作原理如下：

一、当时钟信号S1有效时，MDAC处于信号采样阶段：所有的采样电容(C1P、C2P、、、、C4P)和(C1N、C2N、、、、C4N)分别采样输入信号VINP和VINN，同时C0与OPAMP处于清零状态；二、当时钟信号S2有效时，MDAC处于余量放大阶段：采样电容输入端，根据Sub-ADC的结果选择接入+VREF、-VREF或者VCM。设计中保证：C1P＝C1N＝...＝C4P＝C4N＝C0。

则MDAC的传输函数为：

Vo＝(C1+C2+…+C4)/C0*Vin+(D1*C1+D2*C2+…+D4*C4)/C0*Vref其中，Dn(n＝1-8)，根据Sub-ADC的结果可为：-1，0及+1。当Vo＝(C1+C2+…+C4)/C0*Vin时，D1＝D2＝D3＝D4＝0，电路实现上则所有采样电容输入端均需接到VCM上。当Vo＝(C1+C2+…+C4)/C0*Vin+(C1+C2+C3)/C0*Vref时，D1＝D2＝D3＝1，D4＝0，电路实现上则C1P、C2P及C3P的输入端需接-VREF，而C1N、C2N及C3N的输入端需接+VREF。

由此可见，当输入信号不断变化时，VCM、+VREF及-VREF的驱动器的负载在不断变化，对驱动器的动态性能提出严格的要求，加大的驱动器的设计难度。

针对相关技术中的问题，目前尚未提出有效的解决方案。

实用新型内容

针对相关技术中的问题，本实用新型提出一种适用于流水线ADC的MDAC结构，以克服现有相关技术所存在的上述技术问题。

本实用新型的技术方案是这样实现的：