[发明专利]一种高速并行数字匹配滤波器的实现方法

说明书

本发明提供了一种高速并行数字匹配滤波器的实现方法，通过8PSK调制后的数据进行4倍内插，产生滤波器输入数据，通过重叠缓冲方式产生滤波器输入数据，并对数据做64点DFT，通过MATLAB仿真计算出匹配滤波器系数，计算64点DFT，并对运算结果进行归一化处理，使滤波器的计算结果中间32点系数值置零，将输入数据与滤波器系数进行频域滤波计算，并对运算结果取共轭，并将输出结果取共轭并乘以1/64得到输出序列。本发明运算复杂度低、系统资源消耗少、算法开发周期短，易于滤波功能的升级、扩展、维护与移植，相对传统滤波器实现方法具有明显的简化与优化特征。

技术领域

本发明涉及一种滤波器。

背景技术

数字匹配滤波器的作用一般有两个，第一使基带信号频谱成型以限带；第二是滤除接收信号带外噪声，减小符号间码间串扰，提高输出信噪比。实际系统中常用的匹配滤波器为平方根升余弦滚降滤波器，它满足奈奎斯特第一准则，是采样点无失真条件的信号，可以保证无码间串扰的带限传输，其信号频谱为：

式中，β为升余弦滤波器的滚降系数，T为符号周期。

根据最佳接收理论，接收端滤波器GR(f)是发送滤波器GT(f)的复共轭，在信道传输函数C(f)＝1的情况下，

H(f)＝GT(f)×GR(f)＝|GT(f)|2

因此，发送成型滤波器及接收匹配滤波器均为根升余炫滤波器，其时域冲击响应h(t)为：

成形滤波器的冲击响应h(t)在理论上是无限长的，而在实际应用中，滤波器的阶数是有限的，需要对成形匹配滤波器进行加窗处理，得到有限长FIR滤波器。

匹配滤波器是线性卷积的过程，它的实现可以通过基于DFT的频域滤波来完成，如果计算两个序列的卷积，可以先算出它们的DFT，相乘后，把所得结果做IDFT运算，但是将DFT运算结果相乘等同于将序列做了循环卷积，还需要通过做相应的抗混叠处理得到正确的线性卷积结果。具体实现过程为：

(1)通过MATLAB仿真计算出匹配滤波器系数h(n)，并计算它们的64点DFT，H(N)＝DFT(h(n))；

(2)对调制完成的32路数据进行重叠保留得到64路数据，并计算它们的64点DFT，X(N)＝DFT(x(n))；

(3)进行相乘运算，Y(N)＝X(N)H(N)；

(4)对步骤(3)的结果做64点IDFT处理：y(n)＝IDFT(Y(N))，输出后32点数据。

传统滤波器实现算法计算复杂度较高、占用系统资源较大，不利于功能的扩展与升级。

发明内容

为了克服现有技术的不足，本发明提供一种高速并行数字匹配滤波器的实现方法，能够减少系统资源的消耗，简化算法的实现复杂度。

本发明解决其技术问题所采用的技术方案包括以下步骤：

(1)通过8PSK调制后的8路数据进行4倍内插，产生32路滤波器输入数据；

(2)通过重叠缓冲方式产生64路滤波器输入数据，并对64路数据做64点DFT；

(3)通过MATLAB仿真计算出匹配滤波器系数h(n)，计算它们的64点DFT，H(N)＝DFT(h(n))；并对运算结果进行归一化处理；

(4)使滤波器H(N)的计算结果中间32点系数值置零；

(5)将输入数据与滤波器系数进行频域滤波计算，Y(N)＝X(N)H(N)，并对运算结果Y(N)取共轭；