[发明专利]三维网络拓扑结构及其路由算法

说明书

本发明公开了一种三维网络拓扑结构及其路由算法，该三维网络拓扑结构包括：多个第一层虚拟子网，各个第一层虚拟子网为Torus拓扑结构；其中，多个第一层虚拟子网之间通过TSV互连链路形成全互连拓扑结构，全互连拓扑结构为第二层虚拟子网。本发明的上述技术方案，通过Torus拓扑和全互连拓扑相结合，基于三维集成技术和TSV技术来构建层次化网络拓扑结构，至少能够有效压缩网络直径，降低通信延迟。

技术领域

本发明涉及计算机技术领域，具体来说，涉及一种三维网络拓扑结构及其路由算法。

背景技术

随着半导体器件技术的高速发展，大规模集成电路的特征尺寸越来越小，芯片内部集成电路的晶体管数量越来越多。处理器集成的核心数量也越来越多。为了将这些处理器核连接起来，协同工作，提出了专门用于芯片内部互连的通信网络，也就是片上网络(Network-on-Chip,NoC)。片上网络是指在单一芯片上实现的基于网络通信的多处理器系统。多核处理器对资源和功耗等特殊限制条件要求片上网络具有布线简单，互连线少，更低延迟，更低功耗，高吞吐率等特征。NoC具有很好的能耗效率，但随着通信量的增大，功耗约束越发成为片上网络面临的重要问题。从底层的物理设计到拓扑结构的选择都要考虑功耗、面积、通信时延和吞吐率等性能。

拓扑结构规定了NoC中计算资源是如何在芯片中分布和连接的。对于二维平面互连网络，节点的拓扑相邻一定是空间相邻的。NoC网络要求拓扑结构具有可扩展性和可重用性。随着三维集成电路(three-dimensional integrated circuit，3D IC)技术的发展，2DNoC逐渐发展到3D NoC。

三维片上网络体系结构的最大特点是三维集成堆叠以及与此相适应的竖直通信链路。这些三维堆叠都是通过纵向的垂直互连进行通信。纵向垂直互连技术包括引线接合法(wirebonding)、微焊点(microbump)、无触点(contactless)以及硅通孔(ThroughSilicon Vias，TSV)连接等几种方式。其中，采用TSV的垂直互连技术通过在硅晶圆上通孔并以钨金属填注进行芯片间互连。

由表1和表2所示对长互连线和TSV进行了建模对比，长互连线的功耗和时延参数见表1。3D路由器的垂直通路TSV参数如表2所示，可见采用TSV的三维堆叠的导通能力很强，在1个时钟周期内可快速互通多层，说明对于跨越不同层之间的通信延迟极低，几乎可忽略不计，而且传输延迟与通过的层数无关。当然，随着传输层数的增加，消耗的能耗也相应增加，但是功耗要远远低于长连线。

表1互连线参数