[发明专利]一种纳秒级授时系统

权利要求书

1.一种纳秒级授时系统，其特征在于，包括北斗接收模块、输入信号单元、传输信号单元和输出信号单元，所述北斗接收模块接收北斗卫星的时间信号并将其输入到所述输入信号单元中，所述输入信号单元对时间信号进行线性修定，然后输出精度满足20纳秒要求的秒脉冲基准时间信号到所述传输信号单元进行传输，所述传输信号单元对得到的时间信号进行修补并最后将时间信号输出到所述输出信号单元，所述输出信号单元对时间信号进行基于时间连续性的判别和修补异常信号，最后解析出精度满足20纳秒要求的时间信号并输出；

所述输入信号单元和输出信号单元的结构相同，均包括中央处理器、原子钟、恒温晶振，所述原子钟、恒温晶振均输出频率信号到所述中央处理器；

所述输入信号单元中的中央处理器对时间信号的处理过程为；

中央处理器接收北斗时间信号、原子钟信号、晶振信号，并对三种信号进行两两比对测量，计算出三者之间的相对误差，并以三者之间和其他两者误差最小的信号作为参考信号，以相对误差进行线性修定，公式如下；

T_out＝T_B+ΔT

公式中，T_out是输出的基准时间信号，T_B是参考信号，ΔT是两两中相对误差最小的值；

通过如上计算处理并修补，最终输出精度满足20纳秒要求的秒脉冲基准时间信号，并通过中央处理器生成IRIG-B码信号；

所述传输信号单元包括第一FPGA、第二FPGA、第一隔离器、第二隔离器、匹配器R1和匹配器R2；

IRIG-B码信号输入到第一FPGA，第一FPGA通过对IRIG-B码信号的连续性对比，验证检验IRIG-B码信号的正确性，并对传输过程中由于传输路径带来的延时进行修补；IRIG-B码信号从第一FPGA输出，经第一隔离器隔离输出后再经匹配器R1送出，到达传输末端，IRIG-B码信号再经匹配器R2到达第二隔离器隔离并进行电平处理，最后IRIG-B码信号输入第二FPGA进行最后处理，以修补传输路径带来延时并对信号准确性进行检查，最终输出到所述输出信号单元；

所述输出信号单元中的中央处理器对时间信号的处理过程为；

被所述传输信号单元处理后的IRIG-B码信号输入到中央处理器后，中央处理器首先对IRIG-B码信号的准确性进行基于时间连续性的判别，同时，中央处理器接入原子钟信号和晶振信号，并对输入的IRIG-B码信号、原子钟信号、晶振信号三者进行两两比对，测量计算出三者之间的相对误差，以相对误差进行修补异常信号，采用如下公式计算；

T_out＝T_B+ΔT

公式中，T_out是输出的基准时间信号，T_B是参考信号，ΔT是两两中相对误差最小的值；

经计算处理、修补异常信号后，解析出精度满足20纳秒要求的时间信号并输出。

2.根据权利要求1所述的一种纳秒级授时系统，其特征在于，所述第一隔离器、第二隔离器均采用型号为SI8652的数字隔离器。

3.根据权利要求1所述的一种纳秒级授时系统，其特征在于，所述匹配器R1和匹配器R2是阻抗匹配器。

4.根据权利要求1所述的一种纳秒级授时系统，其特征在于，所述中央处理器采用MCU。

5.根据权利要求1-4任一所述的一种纳秒级授时系统，其特征在于，所述北斗接收模块、输入信号单元、传输信号单元和输出信号单元组成集成电路，该集成电路采用多层板，电源采用多电源设计，以减少信号传输过程中受到的干扰，时间信号的传输格式以IRIG-B码形式进行发送、传递。