[发明专利]包括延迟锁定环的存储装置及该存储装置的操作方法

说明书

提供了包括延迟锁定环的存储装置及该存储装置的操作方法。该存储装置包括：延迟锁定环，所述延迟锁定环生成用于在作为正常操作模式的第一操作模式下延迟参考时钟的第一代码，生成用于在作为刷新模式的第二操作模式下延迟参考时钟的第二代码，以及依据第一操作模式和第二操作模式中的一个，响应于第一代码和第二代码中的一个来延迟参考时钟；以及数据输出电路，所述数据输出电路使用经延迟的参考时钟来输出数据选通信号(DQS)。

相关申请的交叉引用

本申请要求于2017年12月8日向韩国知识产权局提交的第10-2017-0168561号韩国专利申请的优先权，上述韩国专利申请的公开内容通过引用整体并入本文。

技术领域

本文描述的发明构思的示例性实施例涉及一种半导体存储装置，更具体地涉及一种包括延迟锁定环的存储装置以及该存储装置的操作方法。

背景技术

半导体存储装置可以分类为易失性存储装置或非易失性存储装置。易失性存储装置指的是在断电时丢失存储在其中的数据的存储装置。作为易失性存储装置的示例，动态随机存取存储器(DRAM)可以用在诸如移动系统、服务器或图形装置之类的各种装置中。

存储装置可以与从外部施加的时钟同步地操作。当在存储装置中使用外部施加的时钟时，由于存储装置的内部电路，可能发生时间延迟(或时钟偏移)。延迟锁定环(DLL)可以用于补偿该时间延迟。延迟锁定环可以使存储装置与外部施加的时钟同步。

延迟锁定环可以执行锁定操作，以便使输入时钟信号的相位与延迟的输出时钟信号的相位同步。然而，当与存储装置的内部电路相关联的电压、频率等变化时，用于同步时钟相位的锁定时间可能变长。如果在有限时间内未完成相位同步，则存储装置的输入/输出数据的完整性可能降低。

发明内容

根据本发明构思的示例性实施例，一种存储装置包括：延迟锁定环，所述延迟锁定环生成用于在作为正常操作模式的第一操作模式下延迟参考时钟的第一代码，生成用于在作为刷新模式的第二操作模式下延迟所述参考时钟的第二代码，并且依据所述第一操作模式和所述第二操作模式中的一个，响应于所述第一代码和所述第二代码中的一个来延迟所述参考时钟；以及数据输出电路，所述数据输出电路使用经延迟的参考时钟来输出数据选通信号(DQS)。

根据本发明构思的示例性实施例，一种存储装置的操作方法包括：接收初始化命令；响应于所述初始化命令，生成与参考时钟的第一延迟量对应的第一代码；在与所述初始化命令对应的初始化操作完成之前，接收刷新命令；以及在所述初始化操作完成之前，在响应于所述刷新命令而执行刷新操作的同时，生成与所述参考时钟的第二延迟量对应的第二代码。

根据本发明构思的示例性实施例，一种存储装置的操作方法包括：接收访问命令；响应于所述访问命令，确定所述存储装置的操作模式；当所确定的操作模式是所述存储装置执行刷新操作的刷新模式时，基于所述确定的操作模式来搜索预先存储的多个代码中的一个代码；以及使用搜索到的代码，生成与参考时钟的延迟量对应的新代码。

附图说明

通过参照附图详细描述本发明构思的示例性实施例，本发明构思的上述和其他目的及特征将变得显而易见。

图1是根据本发明构思的示例性实施例的半导体装置的框图。

图2是示出了根据本发明构思的示例性实施例的图1的半导体装置中包括的存储装置的框图。

图3是用于描述根据本发明构思的示例性实施例的图2的存储装置中的延迟锁定环的框图。

图4是示出了根据本发明构思的示例性实施例的图3的延迟锁定环的操作状态的视图。

图5是示出了根据本发明构思的示例性实施例的延迟控制器的框图。