[发明专利]发光显示装置有效
| 申请号: | 201811434134.9 | 申请日: | 2018-11-28 |
| 公开(公告)号: | CN109994071B | 公开(公告)日: | 2022-04-12 |
| 发明(设计)人: | 金敬錄;孙基民 | 申请(专利权)人: | 乐金显示有限公司 |
| 主分类号: | G09G3/3208 | 分类号: | G09G3/3208;G09G3/32;G09G3/36 |
| 代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 唐京桥;杜诚 |
| 地址: | 韩国*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 发光 显示装置 | ||
1.一种发光显示装置,包括:
基板,其包括显示区域和围绕所述显示区域的非显示区域,所述显示区域包括多个像素区域;
多个栅极线,其穿过所述基板的显示区域;
多个数据线,其穿过所述基板的显示区域;
多个像素驱动电力线,其穿过所述基板的显示区域;
多个像素,其分别设置在所述基板的多个像素区域中,并且连接至相邻栅极线、相邻数据线和相邻像素驱动电力线;以及
栅极缓冲器,其设置在所述基板的显示区域中,并且连接至所述多个栅极线中的相应的栅极线,
其中,所述多个像素各自包括:
像素驱动芯片,其连接至相邻栅极线、相邻数据线和相邻像素驱动电力线;以及
发光器件,其连接至所述像素驱动芯片,
其中,所述多个栅极线中的每个包括由设置在所述显示区域中的分隔部分划分的第一分割线和第二分割线,以及
所述栅极缓冲器设置在所述分隔部分中,并且电连接在所述第一分割线与所述第二分割线之间。
2.根据权利要求1所述的发光显示装置,其中,
所述栅极缓冲器是缓冲芯片,并且
所述缓冲芯片包括:
连接至所述第一分割线的第一凸块;
连接至所述第二分割线的第二凸块;
连接至相邻像素驱动电力线的第三凸块;以及
被提供有阴极电压的第四凸块。
3.根据权利要求2所述的发光显示装置,其中,所述栅极缓冲器包括串联连接在第一端子和第二端子之间的偶数个反相器。
4.根据权利要求1所述的发光显示装置,其中,
所述栅极缓冲器嵌入所述像素驱动芯片中,并且
所述第一分割线和所述第二分割线中的每个连接至所述像素驱动芯片。
5.根据权利要求4所述的发光显示装置,其中,
所述像素驱动芯片包括:
连接至所述第一分割线的第一凸块;
连接至所述第二分割线的第二凸块;
连接至相应的数据线的第三凸块;
连接至相应的像素驱动电力线的第四凸块;以及
连接至所述发光器件的第五凸块,并且
其中,所述栅极缓冲器连接在所述第一凸块与所述第二凸块之间。
6.根据权利要求1至5中的一项所述的发光显示装置,还包括:栅极驱动芯片阵列部,所述栅极驱动芯片阵列部包括设置在所述基板的非显示区域中并分别连接至所述多个栅极线的多个栅极驱动芯片,
其中,所述多个栅极驱动芯片以级联方式彼此连接。
7.根据权利要求6所述的发光显示装置,其中,所述多个栅极驱动芯片根据栅极时钟将栅极起始信号作为栅极脉冲输出到相应的栅极线,并且将输出信号和栅极时钟输出提供至被设置在下一级的栅极驱动芯片,并且
其中,所述多个栅极驱动芯片以级联方式彼此连接,以将所述栅极起始信号和所述栅极时钟以级联方式递送至被设置在下一级的栅极驱动芯片。
8.根据权利要求7所述的发光显示装置,其中,在所述多个栅极驱动芯片中的每个中,所述栅极时钟的输出时间从所述栅极脉冲的输出时间延迟。
9.根据权利要求6所述的发光显示装置,还包括:连接至所述多个数据线的数据驱动芯片阵列部,
其中,所述数据驱动芯片阵列部包括:
数据接收芯片阵列,其接收输入到所述数据接收芯片阵列的数字数据信号,以输出对应于一个水平线的像素数据;
多个数据锁存芯片,其连接至所述数据接收芯片阵列;
多个数模转换器芯片,其分别连接至所述多个数据锁存芯片;以及
多个数据放大器芯片,其分别连接至所述多个数模转换器芯片,并分别连接至所述多个数据线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于乐金显示有限公司,未经乐金显示有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811434134.9/1.html,转载请声明来源钻瓜专利网。





