[发明专利]信号电平转换电路以及显示驱动设备

说明书

本发明以高精度控制电平转换电路的导通电流。信号电平转换电路(1)，包括：产生偏压的偏压产生电路(2)、和基于偏压而将低电压信号转换为高电压信号的电平转换电路(3)，偏压产生电路(2)包含基于从运算放大器(4)输出的偏压而控制电平转换电路(3)的导通电流的复制电路(5)。

技术领域

本发明涉及使输出电压能够至期望电平的信号电平转换电路、以及使用该电平转换电路的显示驱动设备。

背景技术

电平转换电路将低电压电平的输入信号转换为高电压电平的输出信号。而且，被输入输入信号的输入晶体管，与被施加高电压的节点连接。因此，输入晶体管为了防止毁坏而有需要使用高耐压晶体管。

然而，一般而言高耐压晶体管的阈值电压Vth高。因此，产生了在输入晶体管未充分地流过导通电流而输入晶体管未正常地动作等的问题。

因此，在专利文献1中，公开了未对输入晶体管施加高电压，在输入晶体管充分地流过导通电流的电平转换电路。

在图12示出专利文献1所记载的电平转换电路93。电平转换电路93包括：低电源电压VDDL的输入信号IN被供给至其栅极的N型晶体管T1、输出已使输入信号IN逆转后的逆转信号的逆变器INV、从逆变器INV输出的逆转信号被供给至其栅极的N型晶体管T2、以及P型晶体管T5、T6。

这些N型晶体管T1、T2，通过使用阈值电压Vth的低的低耐压N型晶体管或中耐压N型晶体管，而使得导通电流充分地流动。高耐压P型晶体管T5的栅极与高耐压P型晶体管T6的漏极连接。高耐压P型晶体管T6的栅极与高耐压P型晶体管T5的漏极连接。

在本说明书中，于以下有时会将「低耐压N型晶体管或中耐压N型晶体管」总称为「低中耐压N型晶体管」。又，若将低中耐压晶体管的耐压设为VDDL且将其阈值电压设为Vthl，将高耐压晶体管的耐压设为VDDH且将其阈值电压设为Vthh的话，则VDDL＜VDDH、Vthl＜Vthh的关系成立。

在将低耐压或中耐压N型晶体管使用于N型晶体管T1、T2时，会有在与N型晶体管T1、T2连接的节点C、D被施加高电压的情况。因此，作为对低耐压或中耐压N型晶体管T1、T2施加的高电压缓和用，高耐压N型晶体管T3被插入至N型晶体管T1与P型晶体管T5之间，高耐压N型晶体管T4被插入至N型晶体管T2与P型晶体管T6之间。

进而，通过于该高耐压N型晶体管T3、T4的栅极的连接点施加成为中间电位的偏压(Bias voltage)VBIAS，使得节点C、D不成为高电位。该情况的电平转换电路93的输出信号OUT，根据输入信号IN的振幅，而能以可从0V(接地电压GND)变至高电源电压VDDH的全幅输出。

偏压VBIAS通过偏压产生电路92而生成。偏压产生电路92，包含于高电源电压VDDH与接地电压GND之间串联连接的N型晶体管T7与电阻R。

现有技术文献

专利文献

专利文献1：日本特开2012-33987号公报(2012年2月16日公开)。

发明内容

本发明所要解决的技术问题

当在图12所示的偏压产生电路92中产生制造偏差、高电源电压VDDH的电压的变动时，偏压VBIAS变动。因此，电平转换电路93的导通电流变动。

当偏压VBIAS变低时，无法确保电平转换电路93的导通电流而使电平转换电路93的动作变得不稳定。另一方面，当偏压VBIAS变高时，虽然能够确保导通电流，但是对低耐压或中耐压N型晶体管T1、T2施加高电压而会产生破坏、劣化。