[发明专利]一种具有自动反馈门控时钟的TSPC边沿触发器

说明书

本发明涉及一种具有自动反馈门控时钟的TSPC边沿触发器，将自动反馈门控时钟电路集成在TSPC边沿触发器内部电路中，使用电路拓扑结构实现了异或逻辑，并使用传输门代替与门逻辑，形成了一种具有自动反馈门控时钟功能的低功耗TSPC边沿触发器。与标准的TSPC触发器相比，本发明的触发器动态功耗更低，且对时钟频率变化不敏感。在数字电路规模相同的情况下，使用本发明提出的TSPC边沿触发器与已有门控时钟单元技术相比，生成的数字集成电路版图面积更小，还可以减少后端设计复杂度。

技术领域

本发明属于超大规模数字集成电路中数字标准单元领域，涉及一种具有自动反馈门控时钟的TSPC边沿触发器，是一种新型低功耗D触发器。

背景技术

TSPC边沿触发器的电路拓扑结构如图1所示，见文献：B.Razavi,TSPC Logic-ACircuit for All Seasons,IEEE Solid-State Circuits Magazine,vol.8，no.4,pp.10-13,2016；第一级为一个PMOS管钟控的反相器，第二级为动态反相器，第三级是由NMOS管钟控的反相器。具体工作原理如下：当CLK为低电平时，输入反相器在节点X上采样反相的D输入。第二级的动态反相器处于预充电状态。在CLK上升沿到来时，第二级反相器求值。如果X在CLK上升沿处是高电平，那么节点Y放电。在CLK为高电平时，第三级反相器求值，Y节点上的值输出到QN。通过第四级反相器得到Q。

相对于普通主从结构的D触发器，TSPC边沿触发器结构更简单，速度更快。但工作时这种边沿触发器对时钟斜率要求较高，因为变化慢的时钟会使钟控PMOS和NMOS管同时导通，从而增加动态功耗。

为了降低基于TSPC边沿触发器的数字电路的动态功耗，一般采用门控时钟单元。门控时钟可以主动关闭触发器工作时钟，以使其在不需要的状态下不进行翻转，最终达到降低动态功耗的目的。门控时钟单元可分为不含锁存器的门控时钟单元和基于锁存器的门控时钟单元。不含锁存器的门控时钟电路中，由一个与门/或门实现，电路简单，但是信号容易产生毛刺。这个问题可用基于锁存器的门控时钟单元电路来解决。文献[2]中公开了一种反馈门控结构，如图2所示，见文献：阿恩·万维克·维纳斯,一种数字电路部分,中国,2015.；也采用标准异或门和与门实现。实际使用时，这些门控时钟单元都是门级电路，在数字电路后端综合时，可将门控时钟单元电路制作成数字标准单元库的一部分，通过脚本实现数字电路模块的门控策略。加入门控时钟单元后，数字电路的后端设计需要重新布局布线和后仿真，是的数字电路设计的工作量增大。

发明内容

要解决的技术问题

为了避免现有技术的不足之处，本发明提出一种具有自动反馈门控时钟的TSPC边沿触发器，能够进一步降低功耗，并简化后端设计流程。

技术方案