[发明专利]一种带电压隔离的低功耗PMOS管衬底切换电路

权利要求书

1.一种带电压隔离的低功耗PMOS管衬底切换电路，其特征在于：包括衬底切换控制单元、衬底切换单元、第一电压输入端、第二电压输入端、衬底电压输出端，所述衬底切换控制单元包括多个PMOS管、弱下拉器件，用于产生控制信号控制衬底切换单元，将衬底电压输出端始终连接到第一电压输入端、第二电压输入端的最高电位，所述衬底切换单元包括多个PMOS管，用于将PMOS管的衬底始终连接到第一电压输入端、第二电压输入端的最高电位，所述PMOS管为低耐压器件，所述衬底切换控制单元包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、弱下拉器件，所述第一PMOS管的源端通过弱下拉器件连接至第二电压输入端，所述第一PMOS管的漏端通过弱下拉器件与地连接，所述第一PMOS管的栅端连接至第一电压输入端；所述第二PMOS的源端与第四PMOS管的漏端连接，所述第二PMOS的漏端通过弱下拉器件与地V_GND连接，所述第二PMOS管的栅端通过弱下拉器件与地V_GND连接，所述第二PMOS管的栅端还与第三PMOS管的栅端连接；所述第三PMOS的源端通过弱下拉器件连接至衬底电压输出端，所述第三PMOS的源端还与第四PMOS管的栅端连接，所述第三PMOS管的漏端通过弱下拉器件与地连接，所述第三PMOS管的栅端分别与第一PMOS管的漏端和第二PMOS管的栅端连接，所述第三PMOS管的栅端还通过弱下拉器件与地连接；所述第四PMOS管的源端通过弱下拉器件连接至衬底电压输出端，所述第四PMOS管的漏端与第二PMOS管的源端连接，所述第四PMOS管的栅端连接至衬底电压输出端，所述第四PMOS管的栅端还与第三PMOS管的源端连接。

2.根据权利要求1所述的带电压隔离的低功耗PMOS管衬底切换电路，其特征在于：所述的弱下拉器件为电流源器件和/或电阻。

3.根据权利要求2所述的带电压隔离的低功耗PMOS管衬底切换电路，其特征在于：所述的弱下拉器件包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻、电流源器件，所述的电流源器件包括第一NMOS管、第二NMOS管、第三NMOS管，所述第一电阻的一端与第一PMOS管的源端连接，所述第一电阻的另一端连接至第二电压输入端，所述第二电阻的一端分别与第一PMOS管的漏端、第二NMOS管的栅端连接，所述第二电阻的一端与地V_GND连接，所述第三电阻的一端分别与第一NMOS管的漏端、第二NMOS管的栅端连接，所述第三电阻的另一端连接至第一电压输入端，所述第一NMOS管的源端接地V_GND，所述第四电阻的一端与第四PMOS管的源端连接，所述第四电阻的另一端连接至衬底电压输出端，所述第五电阻的一端分别与第三PMOS管的源端、第四PMOS管的栅端连接，所述第五电阻的另一端连接至衬底电压输出端，所述第一NMOS管的漏端通过第三电阻连接至第一电压输入端，所述第一NMOS管的漏端还与第二NMOS管的栅端连接，所述第一NMOS管的栅端与第一PMOS管的漏端连接；所述第二NMOS的源端接地V_GND，所述第二NMOS的漏端与第二PMOS管的漏端连接，所述第二NMOS管的栅端与第一NMOS管的漏端连接；所述第三NMOS的源端接地，所述第三NMOS管的漏端与第三PMOS管的漏端连接，所述第三NMOS管的栅端分别与第三PMOS管的栅端和第二PMOS管的栅端连接。

4.根据权利要求1所述的带电压隔离的低功耗PMOS管衬底切换电路，其特征在于：所述的衬底切换单元还包括第五PMOS管、第六PMOS管，所述第五PMOS管的源端连接至衬底电压输出端，所述第五PMOS管的漏端连接至第一电压输入端，所述第五PMOS管的栅端分别与第二PMOS管的源端、第四PMOS管的漏端连接；所述第六PMOS管的源端连接至衬底电压输出端，所述第六PMOS管的漏端连接至第二电压输入端，所述第六PMOS管的栅端分别与第三PMOS管的源端、第四PMOS管的栅端连接。

5.根据权利要求4所述的带电压隔离的低功耗PMOS管衬底切换电路，其特征在于：所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管的衬底连接在一起。