[发明专利]一种随机时间等效采样系统

说明书

本发明公开了一种随机时间等效采样系统，将单次采集得到的采样数据进行串并转换后进行缓存，测量得到触发信号与紧随其后的第一个随路时钟之间的时间间隔，所得到的脉冲信号经展宽后由脉冲测量模块测量得到测量值，根据该测量值计算得到本次采样数据的起始存储单元序号，然后波形重构RAM读取缓存数据，所读取数据先经并串转换，然后根据起始存储单元序号和等效采样倍数计算各个采样点对应的存储单元序号，对本次采样数据进行存储；当采样数据的批次达到等效采样次数时，将波形重构RAM存储的数据作为等效采样数据进行输出。相比于软件实现方式，本发明数据重排效率高、波形恢复速度快，从而提高示波器等效采样模式下的波形刷新率。

技术领域

本发明属于采样技术领域，更为具体地讲，涉及一种随机时间等效采样系统。

背景技术

数字存储示波器是测试和分析信号的主要仪器之一，在信息通信、高能物理以及医疗电子等多个行业都有广泛的应用。数字存储示波器主要工作原理是信号调理电路将输入信号调节到模数转换器(ADC)最佳输入范围内，ADC采集和量化模拟输入信号，现场可编程逻辑门阵列(Field－Programmable Gate Array，FPGA)根据触发条件控制存储器存取数据。由于受到ADC采样率和奈奎斯特采样定理的限制，数字存储示波器实时采样模式下能够观测的信号带宽十分有限，通常需要利用随机等效采样技术观测高频周期信号。

目前的随机等效采样技术利用FPGA输出随机脉冲，通过外部电路展宽脉冲，同时FPGA缓存随机采样数据，然后利用上位机软件对随机采样数据重新排列组合，最终恢复和显示波形。图1是软件重构波形的流程图。如图1所示，利用软件重构波形时，示波器每刷新一幅波形软件都需要重复执行启动采集、判断采集是否完成、读取数据很多次。由于受到主控器总线速率和运算速率的限制，特别当等效采样倍率较大的情况下，软件需要花费大量时间进行波形重构，从而导致示波器等效采样模式下死区时间较长，波形刷新率降低，对信号变化不敏感，实用性不强。

发明内容

本发明的目的在于克服现有技术的不足，提供一种随机时间等效采样系统，利用FPGA进行数据重构，相比于软件实现方式，具有数据重排效率高、波形恢复速度快等特点，从而提高示波器等效采样模式下的波形刷新率。

为实现上述发明目的，本发明随机时间等效采样系统包括ADC模块、触发信号产生模块、串并转换模块、数据缓存模块、脉冲输出模块、脉冲展宽模块、脉冲测量模块、起始存储单元计算模块、并串转换模块、波形重构RAM，其中串并转换模块、数据缓存模块、脉冲输出模块、脉冲测量模块、起始存储单元计算模块、并串转换模块、波形重构RAM在FPGA中实现；

ADC模块用于对输入信号进行采样，将采集得到的采样数据发送给数据串并转换模块，同时将采样数据的随路时钟ADCLK发送给数据缓存模块和脉冲输出模块；

触发信号产生模块用于接收输入信号，与预设的触发电平进行比较，生成触发信号TRIG发送给脉冲输出模块；

串并转换模块对采样数据进行解串降速，将转换得到的M路数据作为并行采样数据DATA发送给数据缓存模块，M表示采样数据的解串降速倍率，其值根据随路时钟ADCLK进行设置，需要令并行采样数据DATA的时钟与随路时钟ADCLK一致；

数据缓存模块接收并行采样数据DATA和随路时钟ADCLK，在随路时钟ADCLK下对并行采样数据DATA进行缓存，在缓存时生成触发使能信号TRIG_EN发送给脉冲输出模块；