[发明专利]一种输出信号控制电路及控制方法

权利要求书

1.一种输出信号控制电路，应用于液晶面板的驱动电路，所述驱动电路包括电平转换器，所述电平转换器的输入端用于接收第一电压信号或第二电压信号；其特征在于，所述输出信号控制电路包括上升时间控制电阻阵列、下降时间控制电阻阵列以及总线控制模块，其中，所述输出信号控制电路与所述电平转换器集成在同一芯片内；

所述上升时间控制电阻阵列，包括至少两个并联的上升时间控制电阻，每一所述上升时间控制电阻均为一端电连接第一电压信号输入端，另一端通过一上升时间控制开关耦接至所述电平转换器的输出端，所有所述上升时间控制开关的控制端均电连接至所述总线控制模块的第一输出端，其中，所述第一电压信号输入端为高电平电压信号输入端；

所述下降时间控制电阻阵列，包括至少两个并联的下降时间控制电阻，每一所述下降时间控制电阻均为一端通过一下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端，所有所述下降时间控制开关的控制端均电连接至所述总线控制模块的第二输出端，其中，所述第二电压信号输入端为低电平电压信号输入端；

所述总线控制模块，输入端用于接收外部的时钟信号和数据信号，第一输出端用于输出上升时间控制信号控制所述上升时间控制电阻阵列中接入电路的上升时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的上升时间，第二输出端用于输出下降时间控制信号控制所述下降时间控制电阻阵列中接入电路的下降时间控制电阻的数量，从而调整所述电平转换器的输出端的输出信号的下降时间。

2.如权利要求1所述的输出信号控制电路，其特征在于，所述上升时间控制电阻阵列包括三个并联的上升时间控制电阻；第一上升时间控制电阻一端通过第一上升时间控制开关电连接第一电压信号输入端，另一端耦接至所述电平转换器的输出端；第二上升时间控制电阻一端通过第二上升时间控制开关电连接第一电压信号输入端，另一端耦接至所述电平转换器的输出端；第三上升时间控制电阻一端通过第三上升时间控制开关电连接第一电压信号输入端，另一端耦接至所述电平转换器的输出端；

所述第一上升时间控制开关、第二上升时间控制开关、第三上升时间控制开关的控制端均电连接至所述总线控制模块的第一输出端；

所述总线控制模块根据接收到的外部的时钟信号和数据信号输出上升时间控制信号，当所输出的上升时间控制信号仅控制所述第一上升时间控制开关、第二上升时间控制开关、第三上升时间控制开关的其中之一闭合，使得相应的上升时间控制电阻接入电路时，所述电平转换器的输出端的输出信号的上升时间小于预设上升时间阈值，当所输出的上升时间控制信号控制所述第一上升时间控制开关、第二上升时间控制开关和第三上升时间控制开关均闭合，使得所述第一上升时间控制电阻、第二上升时间控制电阻和第三上升时间控制电阻均接入电路时，所述电平转换器的输出端的输出信号的上升时间大于预设上升时间阈值。

3.如权利要求1所述的输出信号控制电路，其特征在于，所述下降时间控制电阻阵列包括三个并联的下降时间控制电阻；第一下降时间控制电阻一端通过第一下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端；第二下降时间控制电阻一端通过第二下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端；第三下降时间控制电阻一端通过第三下降时间控制开关电连接第二电压信号输入端，另一端耦接至所述电平转换器的输出端；

所述第一下降时间控制开关、第二下降时间控制开关、第三下降时间控制开关的控制端均电连接至所述总线控制模块的第二输出端；

所述总线控制模块根据接收到的外部的时钟信号和数据信号输出下降时间控制信号，当所输出的下降时间控制信号仅控制所述第一下降时间控制开关、第二下降时间控制开关、第三下降时间控制开关的其中之一闭合，使得相应的下降时间控制电阻接入电路时，所述电平转换器的输出端的输出信号的下降时间小于预设下降时间阈值，当所输出的下降时间控制信号控制所述第一下降时间控制开关、第二下降时间控制开关和第三下降时间控制开关均闭合，使得所述第一下降时间控制电阻、第二下降时间控制电阻和第三下降时间控制电阻均接入电路时，所述电平转换器的输出端的输出信号的下降时间大于预设下降时间阈值。