[发明专利]基于FPGA的单脉冲雷达二维CFAR检测方法及系统

说明书

本发明公开了一种基于FPGA的单脉冲雷达二维CFAR检测方法及系统，包括：A.设计一个数据池，其大小为X*Y，其中X为距离维，Y为参考窗的大小，设定保护单元为H，检测因子为F，门限为Z；B.判定检测点是否为边界点，若否则执行C1，是则执行C2；C1.计算被检测数据在上下左右四个方向的能量值的比较结果，累加并乘以F，将乘积与Z进行比较，若乘积超过Z则被检测点为目标点；C2.将检测单元上下左右四个方向分成有效方向和无效方向，有效方向个数为p；将门限Z更新为p/4；计算被检测数据在有效方向的能量值的比较结果，累加并乘以F，将乘积与Z进行比较，若乘积超过Z则被检测点为目标点。本发明能有效地降低虚警；当参考窗比较大时能够及时快速检测。

技术领域

本发明属于雷达信息处理技术领域，特别涉及一种基于FPGA的单脉冲雷达二维CFAR检测方法及系统。

背景技术

雷达恒虚警(CFAR)检测的实际检测性能与其参考背景单元的分布有很大关系。当参考背景单元为均匀分布时，经典的单元平均(CA)CFAR可以获得最佳的检测性能。但在大多数的应用场合下，CFAR参考单元窗中往往不可避免地会存在多目标干扰，除了邻近目标外，同一目标由于距离通道的展宽也会表现出类似多目标的跨单元分布现象。在多目标干扰环境下，CA-CFAR的检测性能会随着干扰点的增加而迅速下降。有序统计(OS)CFAR检测是一类基于有序统计量的CFAR检测方法，它具有良好的抗脉冲干扰能力，因此在多目标干扰环境下相对均值类CFAR检测有一定优势。

现有技术都是在时域上进行CFAR检测。雷达背景中的噪声和杂波是在距离和多普勒域二维同时存在，并且局部噪声在剔除异常值后，可以认为是平稳的高斯随机过程。当机载雷达处于下视工作状态时，地杂波很强，有用目标常被淹没在强杂波中，因此不能在时域上靠幅度值来发现目标。

此外，实现OS类CFAR处理，传统方案是采用DSP加软件的方法实现，即用通用DSP芯片构造硬件处理机平台，通过编写处理软件实现CFAR算法。这种方案对于距离分辨率不高的宽脉冲雷达来说，是一种简单可行的方法，但对于窄脉冲雷达，由于距离维采样频率很高，要求处理机硬件平台提供超高的运算速度。通用DSP芯片的优点是能满足算法控制结构复杂、寻址方式灵活和通信性能强大等需求。但是传统DSP芯片的结构本质上是串行的，对于需要处理的数据量大、处理速度高，但是运算结构相对比较简单的底层信号处理算法来说，并没有优势可言。

发明内容

本发明的目的在于，针对上述现有技术的不足，提供一种基于FPGA的单脉冲雷达二维CFAR检测方法，在时域和频域上同时进行二维CFAR检测，利用了频域信息，增加了参考单元，能有效地降低虚警；当参考窗比较大，存储量、计算量成指数增长时，能够及时快速检测。

为解决上述技术问题，本发明所采用的技术方案是：

一种基于FPGA的单脉冲雷达二维CFAR检测方法，其特点是包括以下步骤：

步骤A.设计一个数据池，数据池的大小为X*Y，其中X为距离维，Y为参考窗的大小，设定保护单元为H，检测因子为F，门限为Z；

步骤B.当数据池第一次满时开始进行检测，此时被检测的数据位置为x*(y-1)/2+(y+1)/2，判定检测点是否为边界点，若否，则执行步骤C1，若是，则执行步骤C2；

步骤C1.同时计算被检测数据在参考窗内除保护单元及本身的上、下、左、右四个方向的能量值的比较结果，将四个方向的比较结果进行累加并乘以检测因子F，将乘积与门限Z进行比较，若乘积超过门限则认为该被检测点为目标点；