[发明专利]具静电放电保护机制的电路板及具有此电路板的电子装置

说明书

本发明提出一种具静电放电保护机制的电路板及具有此电路板的电子装置。电路板包括基板、至少一信号走线以及导电元件。此至少一信号走线设置于基板上。导电元件电性连接基板的接地平面并跨设于此至少一信号走线。导电元件具有至少一放电部。此至少一放电部的位置对应于此至少一信号走线。此至少一放电部与此至少一信号走线之间具有间隙。此至少一信号走线对此至少一放电部进行静电放电。

技术领域

本发明涉及一种电路板，且特别涉及一种具静电放电保护机制的电路板以及具有此电路板的电子装置。

背景技术

一般来说，电路板的信号走线通常会设置静电放电(electrostatic discharge，ESD)防护元件，例如压敏电阻(varistor)、齐纳二极管(zener diode)或瞬态电压抑制器(transient voltage suppresser，TVS)等等，以避免电路板的电子元件或整个电子装置受到过度的电性应力(Electrical Overstress，EOS)而导致故障或永久性的毁坏。

然而，由于上述的ESD防护元件被设置在电路板上，且ESD防护元件具有固定的尺寸，因此ESD防护元件通常会占用电路板的部分面积，导致电路板上可供布线的面积变少而使电路板的信号走线的布局受到限制。除此之外，一旦电路板的信号走线布局完成之后，若基于特定因素而需要在电路板上新增额外的ESD防护元件，也可能会因电路板上已无足够的区域可供设置此额外的ESD防护元件，而将不利于电路板设计上的弹性。

发明内容

有鉴于此，本发明提供一种具静电放电保护机制的电路板及具有此电路板的电子装置，其可在不影响电路板的信号走线的布局的情况下实现静电放电防护的功能，以提升电路板设计上的弹性。

本发明的具静电放电保护机制的电路板包括基板、至少一信号走线以及导电元件。此至少一信号走线设置于基板。导电元件电性连接基板的接地平面并跨设于此至少一信号走线。导电元件具有至少一放电部。此至少一放电部的位置对应于此至少一信号走线。此至少一放电部与此至少一信号走线之间具有间隙。此至少一信号走线对此至少一放电部进行静电放电。

在本发明的一实施例中，上述的至少一信号走线对上述的至少一放电部进行静电放电的最低放电电压由上述间隙的距离来决定。

在本发明的一实施例中，上述的最低放电电压由以下等式来决定：

其中Vd为此最低放电电压，B为常数，P为气压值，D为上述间隙的距离，且k为与气压值及间隙的距离相关联的参数。

在本发明的一实施例中，上述的放电部为锯齿状结构，且间隙的距离为锯齿状结构的尖端至信号走线的距离。

在本发明的一实施例中，上述的放电部为针状结构，且间隙的距离为针状结构的尖端至信号走线的距离。

本发明的电子装置包括上述所提及的具静电放电保护机制的电路板。

基于上述，本发明实施例所提出的具静电放电保护机制的电路板及具有此电路板的电子装置，将导电元件立体地设置在基板的接地平面上并跨越信号走线，以对信号走线进行静电放电保护。由于导电元件不占用基板上用来布线的区域，故可在不影响电路板的信号走线的布局的情况下实现静电放电防护的功能，有效地提升电路板设计上的弹性。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是依照本发明一实施例所示的具静电放电保护机制的电路板的部分线路的布局示意图；

图2是依照本发明一实施例所示的具静电放电保护机制的电路板沿着图1的剖面线A-B的剖面示意图；

图3是依照本发明一实施例所示的P×D的数值与最低放电电压的关系示意图；