[发明专利]基于模块化激励模型的集成电路测试激励生成系统

说明书

本发明属于集成电路测试技术领域，具体涉及一种基于模块化激励模型的集成电路测试激励生成系统。本发明应用时间轴配置方法产生与测试用例对应的任务点，通过配置任务点，形成包含激励模型的激励文件，实现激励信号的生成。并使任务点对应测试用例，实现对测试用例的可视化管理和批量执行。不仅解决了现有方案中人工成本大，调试复杂的矛盾，而且配置方式简单，适用于ASIC、SOC、FPGA等集成电路的仿真测试。

技术领域

本发明属于集成电路测试技术领域，具体涉及一种基于模块化激励模型的集成电路测试激励生成系统。

背景技术

目前在开展集成电路测试时，首先由测试人员编写测试说明文档，该测试说明文档包含待测集成电路的全部测试用例。每一个测试用例描述了测试目的、测试输入数据、测试步骤及期望测试结果。以某FPGA软件的测试用例为例，如图1所示。

FPGA软件仿真测试，需要将上述测试用例转变为FPGA仿真执行工具能够识别的语言以便载入仿真执行工具中执行仿真。目前测试用例的实现是在代码编辑环境中，通过人工编辑代码实现TESTBENCH文件，需消耗大量人力及时间。通过逐行编码完成的TESTBENCH文件，如图2所示。

上述测试用例的逐行编码方式难以体现全部测试用例与测试代码的对应关系，且难以对单个测试用例或多个测试用例的执行实施有效的控制。亦无法清晰显示测试用例时序性实现，既影响测试进度及质量，也难以实现FPGA仿真测试的批量执行，对FPGA仿真测试技术发展和人物质量水平的提升带来问题。

因此，建立一种满足系统性、时序性、可视化、批量执行的集成电路测试激励生成方法成为了亟待解决的技术问题。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何解决目前集成电路测试技术方面，人工成本大，调试复杂的矛盾，提升集成电路仿真测试环境的系统性、时序性、可视化、测试用例批处理功能。

(二)技术方案

为解决上述技术问题，本发明提供一种基于模块化激励模型的集成电路测试激励生成系统，所述集成电路测试激励生成系统包括：坐标系建立模块、任务点配置模块、任务点设置模块、序列生成模块、其中，

所述坐标系建立模块用于通过分析被测集成电路的系统架构，确定被测集成电路及其外围接口器件，被测集成电路及每一个外围接口器件均作为一个单独的模块，建立带有上述模块的二维坐标轴，获得横坐标为被测集成电路及其外围接口模块，纵坐标为对应时间或时序的二维坐标系；

基于坐标系建立模块获得二维坐标系的基础上，所述任务点配置模块用于进一步依据测试用例的要求在二维坐标轴上对任务点进行配置，将任务点名称设置为与测试用例的名称相关联；

基于任务点配置模块在每个模块的二维坐标轴上配置任务点的基础上，所述任务点设置模块用于进一步进行任务点的设置，依据测试用例的要求对每一个任务点进行设置，针对测试用例中描述的测试对象、关联对象、测试激励及时序、响应要求，确定任务点的触发时间、触发条件、测试输入数据，并将测试用例上述相关内容配置给二维坐标轴中的任务点，并通过任务点特性描述测试用例名称；

基于任务点设置模块根据测试用例设置任务点的基础上，所述序列生成模块所述进一步进行全部测试用例的任务点配置，每一个任务点对应一个测试用例描述说明和启用控制，形成任务点序列和测试用例序列；

基于序列生成模块完成任务点序列和测试用例序列的基础上，所述激励文件生成模块用于进一步进行仿真执行中的测试用例选择，依据选择的测试用例不同，形成可支撑三方仿真工具执行仿真的激励文件。

其中，所述任务点配置模块所配置的任务点设置为并发调度。

其中，所述任务点配置模块所配置的任务点设置为时序调度。