[发明专利]用于访问经加密的数据的电子设备和对应的方法

说明书

本公开涉及用于访问经加密的数据的电子设备和对应的方法。电子设备包括：非易失性存储器，被配置为存储包括经加密数据的数据；和数字电路。数字电路包括：被配置为访问非易失性存储器和内部存储器的微处理器；和布置在标识用于在非易失性存储器和微处理器之间交换数据的内部数据路径的互连网络上且连接到非易失性存储器的存储器控制器以用于从非易失性存储器接收数据块的解密电路，解密电路被配置为：在运行中执行对从非易失性存储器读取的数据块的解密以获得经解密数据；生成对应于从非易失性存储器在给定读取地址处读取的第一数据块的第一解密掩码；以及生成对应于待从非易失性存储器在下一估计的读取地址处读取的第二数据块的第二解密掩码。

相关申请的交叉引用

本申请要求2017年10月12日提交的意大利专利申请No.102017000115266的优先权，该申请以此通过引用并入本文。

技术领域

本说明书的各种实施例涉及一种电子设备，其包括数字电路，数字电路包括用于访问非易失性存储器、内部存储器(特别地是RAM)的电路(特别地是微处理器)以及用于存储来自非易失性存储器的数据(特别地是只读数据)的非易失性存储器(特别地是闪存存储器)，该数据被加密存储在非易失性存储器中。

背景技术

为了保证安全性，已知以经加密的格式提供由微处理器运行的应用代码映像以保护代码映像本身免于逆向工程并拒绝执行未授权的代码映像。例如，像高级加密标准(AES)的强大的加密算法确保高水平的保护。然而，解密增加了对微处理器性能的惩罚。

由AES描述的算法是对称密钥算法，意味着相同的密钥用于加密和解密数据。AES基于被认为是替换置换网络(替换和置换的组合)的设计原理，并且在软件和硬件实施上都很快。目前，当正确地实施时，没有已知的实际攻击可以允许不知道密钥的人读取由AES加密的数据。然而，基于AES的解密掩码的生成在时间和计算方面要求很高：需要专用硬件电路来最小化掩码生成时间，而不需要微处理器的干预(微处理器卸载)。

就此而言，在图1中描述了没有安全能力的典型的子系统，包括微控制器11，微控制器11包括微处理器12，微处理器12又包括高速缓冲存储器13以访问微控制器11的RAM存储器(未在图1中示出)。可以包括总线的互连网络14允许与外围设备(诸如非易失性存储器，具体地是外部闪存存储器16)交换数据和信号(例如数据块B)，访问外围设备以用于通过存储器控制器16a写入并读取块B。这样的存储器控制器16a是无解密意识的，它未被配置为解密经加密的数据块。附图标记15表示微控制器12内部的一组其他外围设备，由微处理器11通过互连网络14访问这些外围设备。

如所示的，微处理器12可以通过包括互连网络14和控制器16a(即，用于访问非易失性存储器16的电路)的路径访问外部存储器16中的数据块B。因为像微处理器12(其高速缓存控制器13被使能)的微处理器典型地一次读取数据块(数十个字节)，所以如果这样的数据块被加密，则在运行中解密它们将需要能够通过将解密掩码应用于经加密的数据块来解密整个块。已知的存储器控制器是无解密意识的。然而，存储器控制器的重新设计很复杂，并且会危害它们的成熟度。此外，最先进的闪存设备支持混合包络突发(数据块)读取访问：第一突发读取访问带有延迟，而随后的突发访问(当地址线性增量时)不带有延迟。由存储器控制器实施的带有预取能力的类似的行为以最小化对闪存设备的连续读取访问的延迟。闪存零延迟意味着必须非常快速地生成解密掩码。

发明内容

一个或多个实施例的目的是提供一种电子设备，其包括基于微处理器的数字电路，该数字电路解决了现有技术的缺点，并且特别地提供了灵活的架构拓扑和简单的设计集成。