[发明专利]连续逼近暂存器模拟数字转换器的控制电路及控制方法

说明书

本发明公开了连续逼近暂存器模拟数字转换器的控制电路及控制方法。连续逼近暂存器模拟数字转换器包含一比较器及一切换电容式数字模拟转换器。该控制电路包含一存储器、一反相器及一数据路径。该存储器用来存储该比较器的一输出值。该反相器具有一输出端耦接该切换电容式数字模拟转换器的一电容的一第一端，其中该电容的一第二端耦接该比较器的一输入端。该数据路径耦接于该比较器的一输出端与该反相器的一输入端之间，用来使该电容的该第一端的电压暂时受该比较器的该输出值的控制。该数据路径不包含任何存储器。

技术领域

本发明涉及连续逼近暂存器(successive approximation register,SAR)模拟数字转换器(analog-to-digital converter,ADC)(以下简称SAR ADC)，尤其涉及SAR ADC的控制电路及控制方法。

背景技术

在以下的说明中，将电容耦接比较器的一端称为上板，非耦接比较器的一端称为下板。如此的定义只是为了方便说明起见，不必然与实际电路中的“上”及“下”有关。

图1是现有SAR ADC的功能方框图。SAR ADC用来将模拟输入信号Vi转换成数字信号(即数字码D)。SAR ADC主要包含切换电容式数字模拟转换器(digital-to-analogconverter,DAC)110、比较器120、连续逼近暂存器130及控制电路140。SAR ADC根据时钟CLK动作。在SAR ADC的某一次操作中，连续逼近暂存器130依据比较器120的比较结果决定数字码D的其中一位元的值(1/0)，并且控制电路140根据数字码D产生控制信号G。控制信号G控制切换电容式DAC 110内部电容的端电压(亦即控制电容的下板耦接至参考电压Vref1或参考电压Vref2)，使电容上的电荷重新分布，进而改变比较器120的反相输入端或非反相输入端的电压，以改变比较器120于下一个比较操作的比较对象。重复上述的步骤，数字码D由最高有效位元(MSB)往最低有效位元(LSB)依序被决定，过程中数字码D所代表的值也渐渐往输入信号Vi逼近。

图2显示切换电容式DAC 110的内部电路。切换电容式DAC 110包含两个电容阵列，每一电容阵列包含n个电容(C1～Cn或C1'～Cn')及n个开关(SW1～SWn或SW1'～SWn')(n为正整数)，意谓着数字码D包含n+1个位元(D1～Dn+1，D1为LSB，Dn+1为MSB)且控制信号G包含n个子控制信号G1～Gn及n个子控制信号#G1～#Gn，子控制信号G1～Gn(或#G1～#Gn)分别对应于位元D2～Dn+1。子控制信号#Gk为子控制信号Gk的反相信号，且开关SWk及开关SWk'分别由子控制信号Gk及#Gk控制(k为整数且1≦k≦n)。更详细地说，当开关SWk切换至参考电压Vref1时，开关SWk'切换至参考电压Vref2；当开关SWk切换至参考电压Vref2时，开关SWk'切换至参考电压Vref1。图2亦显示输入信号Vi为差分信号(由信号Vip及Vin组成)，且开关SWip及开关SWin用来取样输入信号Vi。

控制电路140包含n个子控制电路，n个子控制电路分别对应于开关SW1～SWn(亦即分别对应于电容C1～Cn)。图3显示子控制电路305-k与开关SWk的连结关系。开关SWk实际上为一个反相器，包含晶体管Mp以及晶体管Mn。开关SWk的切换状态即代表晶体管Mp与晶体管Mn为导通或不导通。子控制电路305-k包含存储器310-k及缓冲器320-k，用来根据位元Dk+1产生子控制信号Gk。存储器310-k用来存储位元Dk+1，而缓冲器320-k用来提升信号的驱动能力，且通常包含多个串接的反相器。

从子控制电路305-k的输入端到开关SWk的输出端之间为SAR ADC的关键路径，此关键路径上的延迟愈短，SAR ADC的速度愈快且效能愈好(例如信号对杂讯失真比(signal-to-noise-and-distortion ratio，SNDR)愈高)。然而，存储器310-k及缓冲器320-k通常具有相当程度的信号延迟，导致SAR ADC的速度及效能降低。

发明内容