[发明专利]AD转换器及固态摄像元件有效
申请号: | 201811071970.5 | 申请日: | 2018-09-14 |
公开(公告)号: | CN109510954B | 公开(公告)日: | 2021-04-13 |
发明(设计)人: | 牛永健雄 | 申请(专利权)人: | 夏普株式会社 |
主分类号: | H04N5/335 | 分类号: | H04N5/335;H04N5/3745 |
代理公司: | 深圳市赛恩倍吉知识产权代理有限公司 44334 | 代理人: | 汪飞亚;习冬梅 |
地址: | 日本国大*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | ad 转换器 固态 摄像 元件 | ||
不使用符号用的比特(bit)而进行AD转换。本发明的AD转换器包括:比较器(54),对像素信号线的电位与参照电位进行比较,该参照电位是随着时间发生变化的斜波波形的电位;计数器(58),以比较器(54)的输出的变化为触发点而停止计数处理;以及第二锁存部(592),保存第二计数期间中的计数处理停止后的计数值的全部比特,计数器(58)将第一计数期间中的计数处理的初始值设定为负值,并在所述第二计数期间中的计数处理开始之前,使第一计数期间中的计数处理停止后的计数值的全部比特反转。
技术领域
本发明涉及一种模拟数字(Analog Digital,AD)转换器及固态摄像元件。
背景技术
作为现有技术,已知进行对应于像素复位电位的第一计数处理、及对应于像素信号电位的第二计数处理,对第一计数处理结果及第二计数处理进行减法处理而进行AD转换(例如专利文献1)。
如图14所示,在多数情况下,将第一计数处理的初始值设定为零,并使用利用减法计数的第一计数处理及利用加法计数的第二计数处理的计数器(以下,也称为“可逆计数器”),或使用利用加法计数的第一计数处理及利用加法计数的第二计数处理的计数器(以下,也称为“递增计数器”)。
现有技术文献
专利文献
专利文献1:日本专利特开2011-234326号公报(2011年11月17日公开)
发明内容
本发明所要解决的技术问题
如图14所示,无论在使用可逆计数器的情况下,还是在使用递增计数器的情况下,输出值均可取得负值。因此,在将第一计数处理的初始值设定为零的AD转换中,进行例如精度为N比特的AD转换的情况下,需要新增了符号用的1比特的N+1比特的计数器。因此,电路规模有可能会扩大,耗电量有可能会增加。
本发明的一方式的目的在于不使用符号用的比特而进行AD转换。
解决问题的手段
为了解决所述问题,本发明的一方式的AD转换器通过第一计数期间、与接续该第一计数期间的第二计数期间,将像素信号线的电位转换为数字信号,该AD转换器包括:比较器,其对所述像素信号线的电位与参照电位进行比较,该参照电位是随着时间发生变化的斜波波形的电位;计数器,其以所述比较器的输出的变化为触发点而停止计数处理;最高位比特锁存部,其保存所述第一计数期间中的计数处理停止后的所述计数器的计数值的最高位比特;以及全比特锁存部,其保存所述第二计数期间中的计数处理停止后的计数值的全部比特,所述计数器将所述第一计数期间中的计数处理的初始值设定为负值,并在所述第二计数期间中的计数处理开始之前,使所述第一计数期间中的计数处理停止后的计数值的全部比特反转。
发明效果
根据本发明的一方式,会产生如下效果,即,能够不使用符号用的比特而进行AD转换。另外,根据本发明的一方式,因为不使用符号用的比特,所以会产生如下效果,即,能够实现电路规模的缩小及耗电量的减少。
附图说明
图1是表示本发明实施方式1的固态摄像元件的结构的框图。
图2是表示作为像素结构的一例的一般的四晶体管结构的图。
图3是表示钳位电位的控制例的图。
图4是表示本发明实施方式1的固态摄像元件的计数器锁存部的结构的图。
图5是表示本发明实施方式1的固态摄像元件中所含的TFF的结构的图。
图6是本发明实施方式1的固态摄像元件的计数器的驱动例。
图7是4比特计数器的驱动例。
图8是正常时的计数器锁存部的驱动例。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811071970.5/2.html,转载请声明来源钻瓜专利网。