[发明专利]时间同步控制方法、装置、系统及计算机可读存储介质

说明书

本发明公开了SOE系统的FPGA接收到控制主站的校准信息，对所述校准信息进行提取和解析，获取第二时间信息；根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息；根据所述SOE系统校准信息进行时间同步控制。本方法采用SOE系统的FPGA并行处理的特点并且通过第二时间信息和第二参考信息进行计算得到SOE系统校准信息，达到时钟校准的目的，避免了串行运算造成的时间精准度差的缺点，实现了高实时性同步数据信息的要求。本申请还提供了一种时间同步控制装置、系统和计算机可读存储介质具有上述有益效果。

技术领域

本申请涉及时间控制技术领域，特别涉及时间同步控制方法、装置、系统及计算机可读存储介质。

背景技术

随着工业化进程的发展，工业自动化在电力监控中对故障的精度定位要求不断提高。

时间同步提供一种确定时间发生时间的先后顺序的机制，以保证节点发送和接受消息、控制、事故记录等在时间逻辑上是十分正确、可信的。传统的时间同步方案如NTP(Network Time Protocol，网络时间协议)同步精准较低，对于单域系统来说，主历史站通过校时源进行对时，作为校时服务端，然后下发给域内控制主站，向校时服务端对时，其它控制器作为校时从站，向控制主站对时。SOE(Sequence of Event，时间顺序)模块向相应的控制器对时；对于多域系统，主历史站向校时源对时，其他域的主历史站向最小号域的主历史站对时。处理器的运算方式为串行方式，对相应工作的开展往往取决于一个周期的工作量，这样就会造成处理器在进行时钟同步的工作时往往没有处于约定的时间节点，而是超前或滞后于时间节点，造成时间误差；NTP校时将时间信息下发给控制主站后再转发给校时从站就会人为引入时间误差，导致事件分辨率降低。因此很难满足高实时性的同步数据信息的要求。

因此如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

有鉴于此，本申请的目的是提供一种时间同步控制方法，具有时间校准的高精确度的特点。本发明的另一目的是提供一种包括上述方法的步骤的时间同步控制装置、时间同步控制系统及计算机可读存储介质。

为解决上述技术问题，本发明提供一种时间同步控制方法，包括：

SOE系统的FPGA接收到控制主站的校准信息，其中，所述控制主站的FPGA对从IRIG-B码校时源获取的时间数据进行提取和解析，获取第一时间信息，根据所述第一时间信息和第一参考信息进行计算，得到所述校准信息；

对所述校准信息进行提取和解析，获取第二时间信息；

根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息；

根据所述SOE系统校准信息进行时间同步控制。

优选地，对所述校准信息进行提取和解析，获取第二时间信息，包括：

从所述校准信息中提取原始第二时间信息，其中，所述原始第二时间数据信息为所述校准信息中进行校时所需的信息；

对所述原始第二时间信息进行解析，获取所述第二时间信息。

优选地，SOE系统的FPGA接收到控制主站的校准信息，包括：

所述SOE系统的FPGA接收到所述控制主站通过IO-BUS利用广播包的方式发送的所述校准信息。

优选地，根据所述第二时间信息和第二参考信息进行计算，得到SOE系统校准信息，包括：

所述SOE系统的FPGA利用毫秒脉冲在预设时间内计数，得到计数值为N3，所述控制主站发送所述校准信息时的校时偏差值为N4；

将所述N3与所述N4进行差值计算得到差数值；