[发明专利]移位寄存器单元、栅极驱动电路、显示装置及驱动方法

说明书

一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。该移位寄存器单元包括第一子单元和第二子单元。第一子单元包括第一输入电路和第一输出电路，第一输入电路被配置为响应于第一输入信号对第一节点的电平进行控制，第一输出电路被配置为在第一节点的电平的控制下输出移位信号和第一输出信号；以及第二子单元包括第二输入电路和第二输出电路，第二输入电路被配置为响应于第一输入信号对第二节点的电平进行控制，第二输出电路被配置为在第二节点的电平的控制下输出第二输出信号。采用该移位寄存器单元的显示装置可以减小边框尺寸。

技术领域

本公开的实施例涉及一种移位寄存器单元、栅极驱动电路、显示装置及驱动方法。

背景技术

在显示领域特别是OLED(Organic Light-Emitting Diode，有机发光二极管)显示面板中，栅极驱动电路目前一般集成在GATE IC中。IC设计中芯片的面积是影响芯片成本的主要因素，如何有效地降低芯片面积是技术开发人员需要着重考虑的。

目前用于OLED的栅极驱动电路通常要用三个子电路组合而成，即检测电路、显示电路和输出两者复合脉冲的连接电路(或门电路)，这样的电路结构非常复杂，无法满足显示面板的高分辨率窄边框的要求。

发明内容

本公开至少一实施例提供一种移位寄存器单元，包括第一子单元和第二子单元。所述第一子单元包括第一输入电路和第一输出电路，所述第一输入电路被配置为响应于第一输入信号对第一节点的电平进行控制，所述第一输出电路被配置为在所述第一节点的电平的控制下输出移位信号和第一输出信号；以及所述第二子单元包括第二输入电路和第二输出电路，所述第二输入电路被配置为响应于所述第一输入信号对第二节点的电平进行控制，所述第二输出电路被配置为在所述第二节点的电平的控制下输出第二输出信号。

例如，本公开一实施例提供的移位寄存器单元还包括消隐输入子单元，所述消隐输入子单元和所述第一节点以及所述第二节点连接，且被配置为接收选择控制信号并对所述第一节点和所述第二节点的电平进行控制。

例如，在本公开一实施例提供的移位寄存器单元中，所述消隐输入子单元包括公共输入电路、第一传输电路和第二传输电路。所述公共输入电路被配置为响应于所述选择控制信号对第三节点的电平进行控制，且被配置为控制第四节点的电平；所述第一传输电路和所述第一节点以及所述第四节点电连接，且被配置为在所述第四节点的电平或第一传输信号的控制下对所述第一节点的电平进行控制；以及所述第二传输电路和所述第二节点以及所述第四节点电连接，且被配置为在所述第四节点的电平或第二传输信号的控制下对所述第二节点的电平进行控制。

例如，在本公开一实施例提供的移位寄存器单元中，所述公共输入电路包括选择控制电路和第三输入电路；所述选择控制电路被配置为响应于所述选择控制信号利用第二输入信号对所述第三节点的电平进行控制，并保持所述第三节点的电平；以及所述第三输入电路被配置为在所述第三节点的电平的控制下控制所述第四节点的电平。

例如，在本公开一实施例提供的移位寄存器单元中，所述选择控制电路包括第一晶体管和第一电容。所述第一晶体管的栅极被配置为接收所述选择控制信号，所述第一晶体管的第一极被配置为接收所述第二输入信号，所述第一晶体管的第二极和所述第三节点连接；以及所述第一电容的第一极和所述第三节点连接。

例如，在本公开一实施例提供的移位寄存器单元中，所述第三输入电路包括第二晶体管。所述第二晶体管的栅极和所述第三节点连接，所述第二晶体管的第一极被配置为接收第一时钟信号，所述第二晶体管的第二极和所述第四节点连接。

例如，在本公开一实施例提供的移位寄存器单元中，所述第一传输电路包括第三晶体管，所述第二传输电路包括第四晶体管。所述第三晶体管的栅极和所述第四节点连接，所述第三晶体管的第一极被配置为接收第一电压，所述第三晶体管的第二极和所述第一节点连接；以及所述第四晶体管的栅极和所述第四节点连接，所述第四晶体管的第一极被配置为接收所述第一电压，所述第四晶体管的第二极和所述第二节点连接。