[发明专利]存储单元读取电路

说明书

本发明提供一种存储单元读取电路，包括：存储单元、NMOS晶体管及PMOS晶体管，其中，所述存储单元一端与位线连接，所述位线连接至一电流源，所述电流源用于产生读电流，所述存储单元另一端与字线控制电路连接；所述NMOS晶体管的栅极与所述位线连接，所述NMOS晶体管的源极接地，所述NMOS晶体管的漏极与所述PMOS晶体管的漏极连接，作为数据输出端；所述PMOS晶体管的栅极输入预充电控制信号，所述PMOS晶体管的源极输入预充电电压信号。本发明能够提高存储单元的数据读取速度。

技术领域

本发明涉及存储器技术领域，尤其涉及一种存储单元读取电路。

背景技术

传统磁存储器(Magnetic Random Access Memory，简称MRAM)的存储单元的核心部分是磁隧道结MTJ，MTJ是一个由多层膜组成的两端口结构器件，其核心部分主要由三层薄膜组成，两个铁磁层被一个隧穿势垒层分隔开，其中一个铁磁层的磁化方向是固定不变的，被称为固定层或者参考层，另一个铁磁层的磁化方向可以改变，被称为自由层，自由层的磁化方向可以与参考层的磁化方向平行(Parallel，简称P)或者与参考层的磁化方向反平行(Anti-Parallel，简称AP)。当两个铁磁层的磁化方向平行时，MTJ呈现低阻态，记为Rp，反之，当两个铁磁层的磁化方向反平行时，MTJ呈现高阻态，记为Rap。这两种截然不同的电阻状态在信息存储的时候可以分别用来表征二进制数据“0”和“1”。

现有的MRAM存储单元的读取电路，如图1所示，虚线框表示一个MRAM存储单元，通常对要读取的存储单元和参考单元(参考单元的阻值取1/2*(Rp+Rap))施加相同的读电压Vr，二者输出的读电流分别输入灵敏放大器SA的两个输入端，通过灵敏放大器SA进行比较从而识别出MRAM存储单元的高阻态或者低阻态。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：

由于MTJ的电阻较高，读电流相对较小，通过灵敏放大器读取阻态时，读取速度较慢。

发明内容

为解决上述问题，本发明提供一种存储单元读取电路，能够提高存储单元的数据读取速度。

本发明提供一种存储单元读取电路，包括：存储单元、NMOS晶体管及PMOS晶体管，其中，

所述存储单元一端与位线连接，所述位线连接至一电流源，所述电流源用于产生读电流，所述存储单元另一端与字线控制电路相连接；

所述NMOS晶体管的栅极与所述位线连接，所述NMOS晶体管的源极接地，所述NMOS晶体管的漏极与所述PMOS晶体管的漏极连接，作为数据输出端；

所述PMOS晶体管的栅极输入预充电控制信号，所述PMOS晶体管的源极输入预充电电压信号。

可选地，所述NMOS晶体管的体电压可调节，具有可变的导通阈值电压。

可选地，还包括温度补偿电路，所述温度补偿电路的输出端连接至所述NMOS晶体管的衬底，所述温度补偿电路用于调节所述NMOS晶体管的体电压，以改变所述NMOS晶体管的导通阈值电压。

可选地，所述NMOS晶体管为长沟道器件。

可选地，所述NMOS晶体管的结构采用平面MOSFET结构或者FINFET结构。

可选地，还包括滤波电容，所述滤波电容连接在所述数据输出端和地之间。

可选地，所述存储单元为MRAM存储单元、阻变存储单元或者相变存储单元。

本发明提供的存储单元读取电路，只需要利用NMOS晶体管和PMOS晶体管就能读取存储单元的阻值，能够提高数据读取速度，并且省掉了灵敏放大器和参考单元，简化了电路结构，同时也避免了由于参考单元的分布产生的读操作错误。

附图说明