[发明专利]振荡器

说明书

本发明公开了一种振荡器。振荡器包括第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二电阻、第一电容、第三电阻、第四电阻和第一比较器。利用该发明可以有效地减小芯片面积。

技术领域

本发明涉及集成电路技术，尤其涉及到振荡器。

背景技术

现有技术的振荡器需要很复杂的控制回路，占的面积很大。为了得到占面积小的振荡电路，设计了一种振荡器。

发明内容

本发明旨在解决上述问题，提供一种占面积小的振荡器。

振荡器，包括第一电阻、第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二电阻、第一电容、第三电阻、第四电阻和第一比较器：

所述第一电阻的一端接所述第一PMOS管的栅极和漏极和所述第二PMOS管的栅极，另一端接地；所述第一PMOS管的栅极和漏极接在一起再接所述第一电阻的一端和所述第二PMOS管的栅极，源极接电源电压VCC；所述第二PMOS管的栅极接所述第一电阻的一端和所述第一PMOS管的栅极和漏极，漏极接所述第三PMOS管的源极，源极接电源电压VCC；所述第三PMOS管的栅极接所述第一NMOS管的栅极和所述第一比较器的输出端，漏极接所述第一NMOS管的漏极和所述第二电阻的一端，源极接所述第二PMOS管的漏极；所述第一NMOS管的栅极接所述第三PMOS管的栅极和所述第一比较器的输出端，漏极所述第三PMOS管的漏极和所述第二电阻的一端，源极接地；所述第二电阻的一端接所述第三PMOS管的漏极和所述第一NMOS管的漏极，另一端接所述第一电容的一端和所述第一比较器的正输入端；所述第一电容的一端接所述第二电阻的一端和所述第一比较器的正输入端，另一端接地；所述第三电阻的一端接电源电压VCC，另一端接所述第四电阻的一端和所述第一比较器的负输入端；所述第四电阻的一端接所述第三电阻的一端和所述第一比较器的负输入端，另一端接地；所述第一比较器的正输入端接所送第二电阻的一端和所述第一电容的一端，负输入端接所述第三电阻的一端和所述第四电阻的一端，输出端接所述第三PMOS管的栅极和所述第一NMOS管的栅极。

所述第一电阻和第一PMOS管构成产生偏置电流电路，电流I1等于电源电压VCC减去所述第一PMOS管的阈值电压除以所述第一电阻，再通过镜像给所述第二PMOS管电流为I2，当所述第三PMOS管导通时，电流I2经过所述第二电阻对所述第一电容充电；当所述第一NMOS管导通时，所述第一电容经过所述第二电阻进行放电；当所述第一电容充电电压达到通过所述第三电阻和所述第四电阻分压得到的电压时，所述第一比较器输出高电平，振荡器输出端OSCOUT为高电平；同时由于所述第一比较器输出高电平致使所述第一电容通过所述第二电阻进行放电，所述第一比较器的正输入端低于通过所述第三电阻和所述第四电阻分压得到的电压时，这样振荡端输出端OSCOUT为低电平；接着进入下一个周期；所述第二电阻可以调节所述第一电容的充电时间和放电时间。

附图说明

图1为本发明的振荡器电路的电路图。

具体实施方式

以下结合附图对本发明内容进一步说明。

振荡器，如图1所示，包括第一电阻101、第一PMOS管102、第二PMOS管103、第三PMOS管104、第一NMOS管105、第二电阻106、第一电容107、第三电阻108、第四电阻109和第一比较器110：