[发明专利]移位寄存器单元、驱动方法、栅极驱动电路及显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，所述移位寄存器单元，包括：输入电路、输出电路、下拉控制电路和下拉电路；

所述输入电路分别与第一控制信号端、第二控制信号端、第一输入信号端、第二输入信号端、第一时钟信号端以及上拉节点连接，所述输入电路用于响应于所述第一控制信号端的第一控制信号和所述第一时钟信号端的第一时钟信号，向所述上拉节点输入来自所述第一输入信号端的第一输入信号，或者所述输入电路用于响应于所述第二控制信号端的第二控制信号和所述第一时钟信号端的第一时钟信号，向所述上拉节点输入来自所述第二输入信号端的第二输入信号，所述第一控制信号和所述第二控制信号均为直流电源信号，且所述直流电源信号的电位的大小可调；

所述输出电路分别与第二时钟信号端、所述上拉节点和输出端连接，所述输出电路用于响应于所述上拉节点的电位，向所述输出端输入来自所述第二时钟信号端的第二时钟信号；

所述下拉控制电路分别与所述第一时钟信号端、第一电源端、所述上拉节点和下拉节点连接，所述下拉控制电路用于响应于所述第一时钟信号以及所述上拉节点，向所述下拉节点输入来自所述第一电源端的第一电源信号或所述第一时钟信号；

所述下拉电路分别与所述第二时钟信号端、第二电源端、所述上拉节点、所述下拉节点和所述输出端连接，所述下拉电路用于响应于所述下拉节点和所述第二时钟信号，向所述输出端和所述上拉节点输入来自所述第二电源端的第二电源信号；

其中，所述输入电路，包括：串联的输入子电路和开关子电路，串联后的输入子电路和开关子电路的一端分别与所述第一输入信号端和所述第二输入信号端连接，串联后的输入子电路和开关子电路的另一端与所述上拉节点连接；

所述开关子电路还与所述第一时钟信号端连接，所述开关子电路用于响应于所述第一时钟信号，控制每个输入信号端与所述上拉节点的导通或关断；

所述输入子电路还分别与所述第一控制信号端和所述第二控制信号端连接，所述输入子电路用于响应于所述第一控制信号，在所述开关子电路控制所述第一输入信号端和所述上拉节点导通时，向所述上拉节点输入所述第一输入信号，或者所述输入子电路用于响应于所述第二控制信号，在所述开关子电路控制所述第二输入信号端和所述上拉节点导通时，向所述上拉节点输入所述第二输入信号；

所述开关子电路包括：第一开关晶体管；所述第一开关晶体管的栅极与所述第一时钟信号端连接，所述第一开关晶体管的第一极与所述输入子电路连接，所述第一开关晶体管的第二极与所述上拉节点连接；

或者，所述开关子电路，包括：第四开关晶体管和第五开关晶体管；所述第四开关晶体管和所述第五开关晶体管的栅极均与所述第一时钟信号端连接，所述第四开关晶体管的第一极与所述第一输入信号端连接，所述第五开关晶体管的第一极与所述第二输入信号端连接，所述第四开关晶体管和所述第五开关晶体管的第二极均与所述输入子电路连接。

2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入子电路，包括：第一输入晶体管、第二输入晶体管，所述开关子电路包括：第一开关晶体管；

所述第一输入晶体管的栅极与所述第一控制信号端连接，所述第一输入晶体管的第一极与所述第一输入信号端连接，所述第一输入晶体管的第二极与所述第一开关晶体管的第一极连接；

所述第二输入晶体管的栅极与所述第二控制信号端连接，所述第二输入晶体管的第一极与所述第二输入信号端连接，所述第二输入晶体管的第二极与所述第一开关晶体管的第一极连接。

3.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入子电路，包括：第五输入晶体管和第六输入晶体管，所述开关子电路，包括：第四开关晶体管和第五开关晶体管；

所述第五输入晶体管的栅极与所述第一控制信号端连接，所述第五输入晶体管的第一极与所述第四开关晶体管的第二极连接，所述第五输入晶体管的第二极与所述上拉节点连接；

所述第六输入晶体管的栅极与所述第二控制信号端连接，所述第六输入晶体管的第一极与所述第五开关晶体管的第二极连接，所述第六输入晶体管的第二极与所述上拉节点连接。