[发明专利]多串多输出数模转换器和将数字输入流转换为相应的第一模拟输出和第二模拟输出的方法有效
申请号: | 201810839024.4 | 申请日: | 2018-07-27 |
公开(公告)号: | CN109391271B | 公开(公告)日: | 2022-12-23 |
发明(设计)人: | M·D·科尼;J·H·曼森;D·A·登普西 | 申请(专利权)人: | 亚德诺半导体国际无限责任公司 |
主分类号: | H03M1/66 | 分类号: | H03M1/66 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 张丹 |
地址: | 爱尔兰*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多串多 输出 数模转换器 数字 输入 流转 相应 第一 模拟 第二 方法 | ||
1.一种多串多输出数模转换器DAC电路,包括:
共享的第一串阻抗元件,用于将数字输入流的最高有效位MSB转换为第一模拟信号分量和第二模拟信号分量;
第一精细分辨率DAC,用于转换所述数字输入流的最低有效位LSB,所述第一精细分辨率DAC具有第一输入以从所述共享的第一串阻抗元件接收所述第一模拟信号分量;
第二精细分辨率DAC,用于转换所述数字输入流的最低有效位LSB,所述第二精细分辨率DAC具有第二输入以从所述共享的第一串阻抗元件接收所述第二模拟信号分量;和
耦合阻抗元件网络部分,耦合到所述第一串阻抗元件的中点节点附近,其中所述耦合阻抗元件网络部分包括:
中点阻抗元件,耦合在所述第一串阻抗元件的与所述中点节点耦合的两个阻抗元件之间;
第一开关阻抗元件,耦合到所述中点阻抗元件的第一端子和第一组开关元件的第一开关元件;和
第二开关阻抗元件,耦合到所述中点阻抗元件的第二端子和第二组开关元件的第一开关元件。
2.根据权利要求1所述的多串多输出数模转换器DAC电路,其中所述第一精细分辨率DAC包括第二串阻抗元件,并且其中第二精细分辨率DAC包括第三串阻抗元件;以及
其中所述耦合阻抗元件网络部分包括阻抗元件,所述阻抗元件的阻抗值不同于所述第一串阻抗元件、所述第二串阻抗元件和所述第三串阻抗元件中的阻抗元件的阻抗值。
3.根据权利要求1所述的多串多输出数模转换器DAC电路,所述电路还包括:
负载补偿电路,耦合到所述第一串阻抗元件的中点节点附近,其中,所述负载补偿电路包括:
至少一个电流源;和
开关元件,使所述至少一个电流源耦合到所述第一串阻抗元件。
4.根据权利要求1所述的多串多输出数模转换器DAC电路,还包括:
多路复用器,将所述第一精细分辨率DAC和所述第二精细分辨率DAC的输出多路复用到第一输出端子和第二输出端子,所述多路复用器被配置为使用控制信号来交换所述第一精细分辨率DAC和所述第二精细分辨率DAC的输出的耦合。
5.根据权利要求4所述的多串多输出数模转换器DAC电路,其中所述控制信号包括至少一个MSB。
6.根据权利要求1所述的多串多输出数模转换器DAC电路,其中所述第一精细分辨率DAC是第一LSB DAC,其中所述第二精细分辨率DAC是第二LSB DAC,并且其中所述第一LSBDAC和所述第二LSB DAC共享第一串阻抗元件。
7.根据权利要求1所述的多串多输出数模转换器DAC电路,
其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率,其中所述第一精细分辨率DAC包括第二串的(2n2-1)阻抗元件,并且其中所述第二精细分辨率DAC包括第三串的(2n2-1)阻抗元件。
8.根据权利要求1所述的多串多输出数模转换器DAC电路,
其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率,其中所述第一精细分辨率DAC包括第二串的(2n2-2)阻抗元件,并且其中所述第二精细分辨率DAC包括第三串的(2n2-2)阻抗元件。
9.根据权利要求1所述的多串多输出数模转换器DAC电路,
其中所述第一精细分辨率DAC和所述第二精细分辨率DAC中的每个具有n2位分辨率,其中所述第一精细分辨率DAC包括第二串的(2n2-3)阻抗元件,并且其中所述第二精细分辨率DAC包括第三串的(2n2-3)阻抗元件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于亚德诺半导体国际无限责任公司,未经亚德诺半导体国际无限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810839024.4/1.html,转载请声明来源钻瓜专利网。