[发明专利]一种谐振时钟电路

说明书

本发明公开了一种谐振时钟电路。该谐振时钟电路包括时钟驱动器、时钟网格、去耦电容和谐振电感单元，其中，所述谐振电感单元包括N个并联连接的谐振电感子单元，任一所述谐振电感子单元由传输门以及电感组成，所述传输门与所述电感串联连接，N为大于等于2的自然数。解决了现有技术中，谐振时钟电路中谐振频率无法调整的问题。

技术领域

本发明涉及集成电路技术领域，具体涉及一种谐振时钟电路。

背景技术

随着集成电路技术的发展，芯片的规模越来越大，时钟网格日趋庞大带来了功耗和时钟偏斜的问题。LC谐振时钟的出现，较好的解决了功耗、时钟偏斜和抖动的问题，其谐振频率可以通过表示。根据时钟的注入锁定原理，其谐振频率越接近工作频率，时钟网格的功耗越低，时钟的性能越好。因此，谐振时钟的频率调整是当前面临的重要问题。

发明内容

有鉴于此，本发明实施例提供了一种谐振时钟电路，以解决现有技术中，谐振时钟电路中谐振频率无法调整的问题。

本发明实施例提供了一种谐振时钟电路，包括：时钟驱动器、时钟网格、去耦电容和谐振电感单元，其中，所述谐振电感单元包括N个并联连接的谐振电感子单元，任一所述谐振电感子单元由传输门以及电感组成，所述传输门与所述电感串联连接，N为大于等于2的自然数。

可选地，当N＝2时，所述谐振电感单元包括第一谐振电感子单元和第二谐振电感子单元，所述第一谐振电感子单元和所述第二谐振电感子单元并联连接，所以第一谐振电感子单元包括第一传输门和第一电感，所述第一传输门和所述第一电感串联连接，所述第二谐振电感子单元包括第二传输门和第二电感，所述第二传输门和所述第二电感串联连接。

可选地，在所述第一电感以及所述第二电感设置于半导体硅片上，所述第一电感以及所述第二电感设置于所述去耦电容的两侧。

可选地，所述第一电感的一端与所述第一传输门的一端连接，所述第一传输门的另一端与所述时钟网格连接，所述第一电感的另一端与所述去耦电容连接，所述第二电感的一端与所述第二传输门的一端连接，所述第二传输门的另一端与所述时钟网格连接，所述第二电感的另一端与所述去耦电容连接。

可选地，所述第一电感和/或所述第二电感采用单层或多层的螺旋电感。

可选地，在N个并联连接的谐振电感子单元中，任一传输门的控制端还连接有电荷泵电路，所述电荷泵电路包括升压电荷泵和电平转换电路，用于对接收到控制信号进行电平转换。

可选地，在连接于多个时钟网格的多个谐振时钟电路中，所述多个谐振时钟电路包含的多个电荷泵电路共用一个或多个升压电荷泵。

本发明实施例还提供了一种谐振时钟电路，包括：时钟驱动器、时钟网格、去耦电容和谐振电感单元，其中，所述谐振电感单元由电荷泵电路、传输门以及电感组成，所述传输门与所述电感串联连接，所述传输门的控制端与所述电荷泵电路连接，其中，所述电荷泵电路包括升压电荷泵和电平转换电路，用于对传输门控制端接收到控制信号进行电平转换。

可选地，所述电感采用单层或多层的螺旋电感。可选地，在连接于多个时钟网格的多个谐振时钟电路中，所述多个谐振时钟电路包含的多个电荷泵电路共用一个或多个升压电荷泵。

本发明实施例通过时钟驱动器、时钟网格、去耦电容和谐振电感单元，其中，所述谐振电感单元包括N个并联连接的谐振电感子单元，任一所述谐振电感子单元由传输门以及电感组成，所述传输门与所述电感串联连接，N为大于或等于2的自然数的方式，解决了现有技术中，谐振时钟电路中谐振频率无法调整的问题。

附图说明

通过参考附图会更加清楚的理解本发明的特征和优点，附图是示意性的而不应理解为对本发明进行任何限制，在附图中：

图1示出了本发明实施例一种可选的谐振时钟电路的电路图；