[发明专利]一种提高集成电路设计版图DRC审查效率的方法在审
申请号: | 201810691504.0 | 申请日: | 2018-06-28 |
公开(公告)号: | CN109086481A | 公开(公告)日: | 2018-12-25 |
发明(设计)人: | 唐国益;张嘉瑛;胡舜杰;陈敏敏;林晓珊;蔡文必;林志东 | 申请(专利权)人: | 厦门市三安集成电路有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 厦门市首创君合专利事务所有限公司 35204 | 代理人: | 李雁翔;张迪 |
地址: | 361000 福建省厦门*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 错误信息 设计规则 坐标点 集成电路设计 图像 审查 程序档案 导入系统 检查结果 图像叠加 直接显示 检查 调取 优化 还原 储存 制作 | ||
1.一种提高集成电路设计版图DRC审查效率的方法,其特征在于包括如下步骤:
1)导入:将设计版图导入系统,对相关层进行对DRC检查操作,按照设计规则的名称调取DRC规则程序档案的内容,以便使每条设计规则自动找到相关层;
2)检查:具体分为如下几个子步骤:
①选择相应的设计规则,对设计版图的相关层进行检查;
②根据检查结果所储存的错误信息坐标点,还原出错误信息坐标点对应的版图图像;
③对错误信息坐标点对应的版图图像进行优化;
④将优化后的版图图像叠加于设计版图上;
3)显示:在设计版图上直接显示错误信息及错误信息位置,不同类型错误信息的版图图像的颜色不同,生成GDS格式的DRC结果报告。
2.根据权利要求1所述的一种提高集成电路设计版图DRC审查效率的方法,其特征在于:所述DRC规则程序档案是根据制程工艺流程建立的关于每个技术节点的每条设计规则的相关层的程序档案。
3.根据权利要求1所述的一种提高集成电路设计版图DRC审查效率的方法,其特征在于:所述对错误信息坐标点对应的版图图像进行优化具体是指:对错误信息坐标点对应的版图图像外周生成一个框体;不同类型错误信息的版图图像的框体颜色不同。
4.根据权利要求1所述的一种提高集成电路设计版图DRC审查效率的方法,其特征在于:所述对错误信息坐标点对应的版图图像进行优化具体是指:若错误信息坐标点对应的版图图像大小小于阈值时,则将所述错误信息坐标点对应的版图图像的区域扩大到大于等于阈值的面积。
5.根据权利要求1所述的一种提高集成电路设计版图DRC审查效率的方法,其特征在于:若多个错误信息坐标点对应的版图图像具有相互重合的区域,则将这多个错误信息坐标点对应的版图图像拼合成一个版图图像,对拼合后的版图图像外周生成一个框体。
6.根据权利要求1-5中任一项所述的一种提高集成电路设计版图DRC审查效率的方法,其特征在于:所述GDS格式的DRC结果报告分为版图图像区域与文字区域;
所述版图图像区域显示叠加后的版图图像;文字区域显示每一个错误信息的版图图像所对应的DRC代号、设计规则。
7.根据权利要求6所述的一种提高集成电路设计版图DRC审查效率的方法,其特征在于:所述版图图像区域中,每一个错误信息的版图图像外周都具有一高亮框体;不同类型的错误信息对应不同颜色的高亮框体;
所述文字区域中,每一个错误信息的版图图像所对应的DRC设计规则、坐标的字体颜色与高亮框体的颜色对应。
8.根据权利要求7所述的一种提高集成电路设计版图DRC审查效率的方法,其特征在于:所述版图图像区域中,在高亮框体外还通过文字显示该错误信息的版图图像所对应的DRC代号、设计规则。
9.根据权利要求7所述的一种提高集成电路设计版图DRC审查效率的方法,其特征在于:所述版图图像区域中,若错误信息坐标点对应的版图图像大小小于阈值时,则将所述错误信息坐标点对应的版图图像的区域扩大到大于等于阈值的面积。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于厦门市三安集成电路有限公司,未经厦门市三安集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201810691504.0/1.html,转载请声明来源钻瓜专利网。