[发明专利]一种基于虚拟孔的多米诺混淆电路

说明书

本发明提供一种基于虚拟孔的多米诺混淆电路，输出级主要包括缓冲器和输出动态点ZN，输出动态点ZN由缓冲器驱动，来实现反相逻辑；该电路由预充电管P1、下拉网络、求值管N1、缓冲器经电路连接组成；其中，预充电管P1和求值管N1均由时钟信号控制；下拉网络由P×Q个阵列排布的MOS管组成，P×Q个阵列排布的MOS管之间按照列向串联、行向并联的方式连接，下拉网络通过配置MOS管接触孔的虚实性来实现所需的逻辑功能，下拉网络有N个输入信号，其中N＝P×Q、P≥2、Q≥2；缓冲器驱动输出动态点ZN。实验结果表明该设计具有正确的逻辑功能，与已有的混淆电路设计进行比较，相关开销均有所降低，可应用于硬件知识产权保护等信息安全领域。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种基于虚拟孔的多米诺混淆电路。

背景技术

集成电路(Integrated Circuit,IC)工艺尺寸根据摩尔定律不断缩小，IC设计的成本越来越高，难度越来越大，开发周期越来越长，产品难以保持长期的竞争力，尤其在这个科技日益更迭的时代。而可重用的知识产权(Intellectual Property,IP)核技术可以缩短产品上市时间，有效的缓解当前芯片研发所面临的压力。然而，逆向工程的出现严重威胁芯片设计的安全。攻击者通过化学腐蚀、等离子刻蚀、光学成像等方法解剖还原电路设计，盗用IP核或在没有授权许可的情况下转售IP核，严重侵犯知识产权。据统计，每年由于IP侵权问题损失巨额资金。因此，保护IP核成为半导体行业关注的焦点。

近年来，有学者提出逻辑混淆的概念来保护电路，通过改变原始的设计结构或插入额外的电路元素来隐藏电路功能。文献[1]在电路网表中随机插入异或门以阻止未经授权的IC盗窃；文献[2]提出新型防御SAT攻击电路模块，提高硬件电路的安全性能；文献[3]提出基于双门的组合逻辑混淆实现对IC的主动控制；文献[4]使用混淆模糊技术增加视觉复杂性，减小物理版图泄漏设计特征的视觉信息；文献[5]通过在有源区中掺杂非常规的离子使MOS管处于常导通或关断状态，从而达到混淆电路的目的。现有的混淆电路结构大多采用静态CMOS结构，虽能防御逆向工程攻击，但面积开销较大，结构单一，对多输入复合门存在局限性。

其中，文献[1].ROY J A,KOUSHANFAR F,MARKOV I L.Ending piracy ofintegrated circuits[J].Computer,2010,43(10):30‐38.

文献[2].XIE Y,SRIVASTAVA A.Mitigating SAT attack on logic locking[M].Springer Berlin Heidelberg:Cryptographic Hardware and Embedded Systems,2016.

文献[3].陈伟.面向硬件安全的逻辑电路混淆技术研究[D].湖南：湖南大学,2015.

文献[4].PATIL V C,VIJAYAKUMAR A,KUNDU S.On meta‐obfuscation ofphysical layouts to conceal design characteristics[C].IEEE InternationalSymposium on Defect and Fault Tolerance in VLSI and Nanotechnology Systems,Storrs,2016:147‐152.

文献[5].BECKER G T,REGAZZONI F,PAAR C,et al.Stealthy dopant‐levelhardware trojans[M].Springer Berlin Heidelberg:Cryptographic Hardware andEmbedded Systems,2013。

发明内容

本发明针对已有混淆电路面积开销大，多样性不足的缺点，提出一种基于虚拟孔的多米诺逻辑混淆电路，在降低开销的同时提高电路的安全性能。