[发明专利]一种基于FPGA的集成电路验证系统及方法

说明书

本发明实施例公开了一种基于FPGA的集成电路验证系统及方法，包括：通过总线连接的仿真模块和FPGA板，所述仿真模块中包括接口单元，所述接口单元与所述FPGA板通过总线连接，所述接口单元用于实现所述仿真模块与FPGA板的数据交互，所述仿真模块中设置有待验证集成电路的周边电路，所述FPGA板上烧录有待验证集成电路的功能电路。本发明实施例通过将集成电路划分后分别设置在仿真模块以及FPGA板上能够实现集成电路的联合验证，提高验证效率。

技术领域

本发明涉及集成电路技术领域，特别是涉及一种基于FPGA的集成电路验证系统及方法。

背景技术

随着集成电路技术不断发展更新，工艺水平不断提高，集成电路设计的规模和复杂度也越来越大，目前在集成电路设计中，常大量的采用IP复用技术，将多种功能的电路集成在一起，使得集成电路设计规模更加庞大。

集成电路验证是集成电路设计过程中的重要环节，现有技术中，集成电路的验证方式主要通过仿真软件实现，通过集成电路代码将需要验证的集成电路构建在仿真模块中，然后通过对构建的仿真电路施加测试信号，最后根据输出信号确定集成电路的功能。

然而，随着集成电路规模的逐渐增大，需要验证的电路结构增多，通过在仿真软件中建立完整的集成电路并进行验证将会耗费大量的时间，影响集成电路验证效率。

发明内容

本发明实施例中提供了一种基于FPGA的集成电路验证系统及方法，以解决现有技术中集成电路验证效率低的问题。

为了解决上述技术问题，本发明实施例公开了如下技术方案：

本发明第一方面提供了一种基于FPGA的集成电路验证系统，包括：通过总线连接的仿真模块和FPGA板，所述仿真模块中包括接口单元，所述接口单元与所述FPGA板通过总线连接，所述接口单元用于实现所述仿真模块与FPGA板的数据交互，所述仿真模块中设置有待验证集成电路的周边电路，所述FPGA板上烧录有待验证集成电路的功能电路。

优选地，所述系统包括多块FPGA板，每块FPGA板上烧录有多个单元电路。

优选地，多块所述FPGA板分别通过总线与接口单元连接。

本发明第二方面提供了一种基于FPGA的集成电路验证方法，包括：

获取待验证集成电路；

将所述待验证集成电路划分为多个单元电路；

将所述多个单元电路分别设置于仿真模块及FPGA板上；

从所述仿真模块端进行验证；

获取集成电路输出结果；

对所述输出结果进行功能分析。

优选地，将所述待验证集成电路划分为多个单元电路具体包括：

将集成电路根据逻辑功能划分为多个功能电路；

将剩余电路及信号输入电路划分为周边电路。

优选地，将所述多个单元电路分别设置于仿真模块及FPGA板上具体包括：

将多个功能电路设置于FPGA板上；

将周边电路设置于仿真模块中。

优选地，从所述仿真模块端进行验证具体包括：

对所述仿真模块中的单元电路施加测试激励：

将施加测试激励后的所述单元电路的输出传输至所述FPGA板；

将所述FPGA板上多个单元电路的输出传输至所述仿真模块；

从所述仿真模块端输出验证结果。