[发明专利]防止集成电路和知识产权核剽窃的动态混淆封装接口

说明书

一种防止集成电路和知识产权核剽窃的动态混淆封装接口,其特征在于：动态混淆封装接口(1A)由功能单元输入封装接口(10A)、功能单元输出封装接口(10B)、扫描链输入封装接口(10C)、扫描链输出封装接口(10D)、有限状态机集合(10E)和混淆逻辑单元集合(10F)构成；动态混淆封装接口(1A)受到内部密钥寄存器(20D)和外部密钥寄存器(20E)的控制，只有当来自内部密钥寄存器(20D)和外部密钥寄存器(20E)的信号使得动态混淆封装接口(1A)输入输出信号完全一致时，动态混淆封装接口(1A)才会被正确解锁，使用者才能使用IP核或集成电路进行测试或者激活。

技术领域

本发明涉及一种在集成电路内部的用来防止集成电路和知识产权核被剽窃的动态混淆封装接口，更确切的说，是一种适用于在集成电路供应链中防止攻击者通过过量生产或者非法使用知识产权造成集成电路和知识产权核被剽窃的动态混淆封装接口，属于集成电路芯片知识产权及安全性保护技术领域。

背景技术

集成电路(integrated circuit)是一种微型电子器件或部件。它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，把构成具有一定功能的电路所需的半导体、电阻、电容等元件及它们之间的连接导线全部集成在一小块硅片上，然后焊接封装在一个管壳内的电子器件；其中，所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。集成电路具有体积小，重量轻，引出线和焊接点少，寿命长，可靠性高，性能好等优点，同时成本低，便于大规模生产。集成电路按其功能、结构的不同，可以分为模拟集成电路、数字集成电路和数/模混合集成电路三大类。

在集成电路设计中，知识产权(IP)核指的是用于专用集成电路(ApplicationSpecific Integrated Circuit，ASIC)或者现场可编程门阵列(Field-Programmable GateArray，FPGA)中的预先设计好的电路功能模块。IP核有三种不同的存在形式：硬件描述语言形式，网表形式、版图形式，即软核、固核和硬核。专门设计IP核的厂商称之为IP核设计者，他们通常主要设计集成电路中的某些模块，而不进行整个芯片的整合。

在现代半导体产业中，产品研发到上市的时间对于最终产品的价格有直接的影响。因此，为了节约时间并降低成本，集成电路设计者通常会尽可能的复用IP核。类似的，半导体制造的开销在集成电路成本中也占很大的比重。建立一条生产22纳米以下工艺的半导体生产线需要50亿美元以上，随着半导体工艺节点不断进步，这一成本还在不断上升。因此，多数半导体公司无法同时进行半导体设计和制造。为了在全球市场竞争，集成电路设计者通常把他们设计好的集成电路外包给外部的工厂进行制造。

现代集成电路产业链起始于IP核设计者，他们设计IP核并以软核、固核和硬核的形式外包给其他集成电路设计者。集成电路设计者主要是对整个集成电路进行功能设计规划，然后将不同的IP核以及其他集成电路功能模块进行整合，形成最终的集成电路芯片设计。最终的集成电路芯片设计有时候也会以硬件描述语言的形式，外包给第三方公司进行逻辑综合和布局布线，以节省开发成本。之后，第三方公司会把最终生成的版图文件返回给集成电路设计者或者直接发送给代工厂进行制造和测试。但是，这一制造流程存在着安全隐患，主要包括IP核和集成电路被窃取、伪造等。例如，集成电路设计者可以在未经IP核设计者允许的情况下私自使用IP核。集成电路制造厂商可能重复使用掩模来制造过量的集成电路、将原始集成电路私自售卖给第三方厂家、以售卖未通过出厂测试的集成电路以获取非法的收入。更进一步，通过逆向工程，攻击者可以提取IP核或者集成电路的网表信息，以便进行伪造。

集成电路测试是用来验证所制造的芯片是否能够正常工作以及是否合格。不幸的是，现有的由代工厂主导的集成电路测试无法避免有缺陷的电路或者侵权的电路进入市场。这些芯片流入市场可能会造成严重的经济和安全隐患。因此，集成电路设计者必须保证芯片的生产和流通的可控性，为了达到这一目的，常见的措施有：