[发明专利]基于多缆通信的近海环境监测数据传输系统有效

专利信息
申请号: 201810564677.6 申请日: 2018-06-04
公开(公告)号: CN108831139B 公开(公告)日: 2021-02-09
发明(设计)人: 蔡文郁;陈源;钟鸣托 申请(专利权)人: 杭州电子科技大学
主分类号: G08C19/00 分类号: G08C19/00;H04L29/08;G01D21/02
代理公司: 杭州君度专利代理事务所(特殊普通合伙) 33240 代理人: 黄前泽
地址: 310018 浙*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 基于 通信 近海 环境监测 数据传输 系统
【权利要求书】:

1.基于多缆通信的近海环境监测数据传输系统,包括显示器、上位机、岸上集成箱、水下核心仓和电源数据传输电缆;其特征在于:所述的岸上集成箱包括岸上核心板、岸上底板和岸上核心板总线;所述的岸上底板包括岸上通讯电路、USB电路、岸上电源电路、岸上程序下载调试电路、岸上显示电路和外部通讯电路;岸上电源电路通过第一岸上电源转换模块、第二岸上电源转换模块和岸上降压芯片为岸上核心板、岸上通讯电路、USB电路、岸上程序下载调试电路、岸上显示电路、外部通讯电路供电;USB电路通过岸上核心板总线与岸上核心板连接;USB电路通过岸上第一USB连接器连接鼠标或U盘;岸上程序下载调试电路通过岸上核心板总线与岸上核心板连接,通过第二USB连接器为岸上核心板烧录程序;外部通讯电路通过第一岸上电平转换芯片和第二岸上电平转换芯片连接岸上核心板与上位机;岸上显示电路通过数模转换器将岸上核心板传输来的数字信号转换为模拟信号后通过VGA接口座传输给显示器;岸上显示电路通过显示连接排座与岸上核心板相连;岸上通讯电路通过第一岸上通讯芯片、第二岸上通讯芯片将水下核心仓传输来的数据通过岸上核心板总线传输给岸上核心板;

所述的水下核心仓包括水下核心板、水下底板和水下核心板总线;水下底板包括水下通讯电路、数据采集电路、水下电源电路和水下程序下载调试电路;水下电源电路通过第一水下电源转换模块、第二水下电源转换模块、第三水下电源转换模块、第四水下电源转换模块及第五水下电源转换模块为水下核心板、水下通讯电路、数据采集电路及水下程序下载调试电路供电;水下通讯电路通过第一水下通讯芯片、第二水下通讯芯片将水下核心板传输来的数据,并通过电源数据传输电缆与岸上通讯电路连接;岸上核心板及水下核心板均采用型号为EM9170的工控主板;

所述的岸上电源电路包括第一岸上电源转换模块、第二岸上电源转换模块、岸上降压芯片、第一岸上接插件、普通二极管VD1、瞬态二极管D1和第一LED指示灯;第一岸上电源转换模块及第二岸上电源转换模块均采用型号为BSD2S05的DC/DC电源模块;岸上降压芯片采用型号为AMS1117-3.3的低压差线性稳压芯片;第一岸上接插件与外部24V电压连接;第一岸上接插件的一个接线端接第一保险丝的一端,另一个接线端接电源地线;第一保险丝的另一端接第一岸上电源转换模块、第二岸上电源转换模块的2引脚、压敏电阻R6、电阻R7、瞬态二极管D1的一端、电解电容E1的正极及普通二极管VD1的负极;电阻R7的另一端连接第一LED指示灯的正极;瞬态二极管D1、压敏电阻R6的另一端、普通二极管VD1的正极、电解电容E1的负极、第一LED指示灯的负极均接电源地线;

所述第一岸上电源转换模块、第二岸上电源转换模块的1引脚均接电源地线,3引脚均接第一数字地线,4引脚与第十二保险丝、第二保险丝的一端分别相连;第十二保险丝、第二保险丝的另一端均接岸上降压芯片的3引脚、普通电容C7的一端及电解电容E2的正极;岸上降压芯片的2引脚接电解电容E10的正极及普通电容C19的一端,1引脚接普通电容C7、普通电容C18的另一端、电解电容E2、电解电容E10的负极及第一数字地线;第十二保险丝、第二保险丝远离第一岸上电源转换模块、第二岸上电源转换模块的那端为岸上电源电路的5V输出端;岸上降压芯片的2引脚为岸上电源电路的3.3V输出端;岸上电源电路的5V输出端与0欧电阻的一端相连;0欧电阻的另一端为岸上电源电路的隔离5V电压端;

所述的水下电源电路包括第一水下电源转换模块、第二水下电源转换模块、第三水下电源转换模块、第四水下电源转换模块、第五水下电源转换模块、第二LED指示灯、第一水下接插件和第二水下接插件;第一水下电源转换模块及第二水下电源转换模块均采用型号为BS-24S12的DC/DC电源模块;第三水下电源转换模块及第四水下电源转换模块均采用型号为BSD2S05的DC/DC电源模块;第五水下电源转换模块采用型号为AMS1117-3.3的低压差线性稳压芯片;第一水下接插件与外部24V电压相连;第一水下接插件的一个接线端接第十三保险丝的一端;第十三保险丝的另一端接压敏电阻R37、电阻R38、瞬态二极管D10、第十五保险丝、第十六保险丝的一端、普通二极管VD2的负极、电解电容E4的正极、第一水下电源转换模块及第二水下电源转换模块的2引脚;电阻R38的另一端接第二LED指示灯的正极;第一水下接插件的另一个接线端、压敏电阻R37、瞬态二极管D10的另一端、第二LED指示灯的负极、普通二极管VD2的正极、电解电容E4的负极、第一水下电源转换模块及第二水下电源转换模块的1引脚均接电源地线;第十五保险丝的另一端接电解电容E6的正极及第二水下接插件的9引脚;第十六保险丝的另一端接电解电容E7的正极及第二水下接插件的5引脚;电解电容E6、电解电容E7的负极、第一水下电源转换模块、第二水下电源转换模块的4引脚、电解电容E3及电解电容E5的负极均接水下数字地线;第一水下电源转换模块、第二水下电源转换模块的5引脚与第十一保险丝、第十四保险丝的一端分别相连;第十一保险丝的另一端接电解电容E3的正极及第二水下接插件的3引脚;第十四保险丝的另一端接电解电容E5的正极、第二水下接插件的7引脚、第三水下电源转换模块及第四水下电源转换模块的2引脚;第三水下电源转换模块及第四水下电源转换模块的1、3引脚均接水下数字地线;第三水下电源转换模块的4引脚接第十七保险丝的一端;第十七保险丝的另一端接电解电容E8的正极及第五水下电源转换模块的3引脚;第四水下电源转换模块的4引脚接第二十保险丝的一端;第二十保险丝的另一端接电解电容E9的正极及第二水下接插件的1引脚;电解电容E8及电解电容E9的负极均接水下数字地线;第五水下电源转换模块的2引脚接电解电容E13的正极及普通电容C53的一端;第五水下电源转换模块的1引脚、电解电容E13的负极、普通电容C53的另一端、第二水下接插件的2、4、6、8及10引脚均接水下数字地线;电感L7的两端与水下数字地线、电源地线分别相连;第十七保险丝远离第三水下电源转换模块的那端为水下电源电路的5V输出端;第五水下电源转换模块的2引脚为水下电源电路的3.3V输出端;

所述的数据采集电路包括模拟信号采集单元、第一数字信号采集单元和第二数字信号采集单元;模拟信号采集单元包括双运算放大器和第三水下接插件;双运算放大器包括第一运算放大器和第二运算放大器;第一运算放大器的正向供电端接水下电源电路的5V输出端,反向供电端接水下数字地线,反相输入端、输出端与电阻R41的两端分别相连,正相输出端接电阻R35及电阻R39的一端;电阻R39的另一端接水下数字地线;电阻R35的另一端接第三水下接插件的2引脚;第二运算放大器的反相输入端、输出端与电阻R42的两端分别相连,正相输出端接电阻R36及电阻R40的一端;电阻R40的另一端接水下数字地线;电阻R36的另一端接第三水下接插件的1引脚;第一运算放大器的输出端为数据采集电路的第一模拟信号输出端;第二运算放大器的输出端为数据采集电路的第二模拟信号输出端;数据采集电路的第一模拟信号输出端及第二模拟信号输出端均与水下核心板总线相连;

所述的第一数字信号采集单元包括第一水下电平转换芯片和第四水下接插件;第一水下电平转换芯片的型号为MAX232DRG4;第一水下电平转换芯片的1引脚接普通电容C54的一端,2引脚接普通电容C57的一端,3引脚连接普通电容C54的另一端;普通电容C57的另一端接水下电源电路的5V输出端;第一水下电平转换芯片的4引脚接普通电容C58的一端,5引脚接普通电容C58的另一端,6引脚接普通电容C59的一端,普通电容C59的另一端接水下数字地线;第一水下电平转换芯片的13引脚接第十九保险丝的一端,14引脚接第十八保险丝的一端,15引脚接水下数字地线及普通电容C55的一端,16引脚接水下电源电路的5V输出端及普通电容C55的另一端;第十八保险丝、第十九保险丝的另一端与电阻R43、电阻R44的一端分别相连;电阻R43、电阻R44的另一端与瞬态二极管D11、瞬态二极管D15的一端分别相连,还与第四水下接插件的4、6引脚分别相连;瞬态二极管D11、瞬态二极管D15的另一端均接第四水下接插件的2引脚及水下数字地线;第四水下接插件的1引脚接瞬态二极管D16、瞬态二极管D17的一端及水下数字地线,3引脚接瞬态二极管D17的另一端及电阻R46的一端,5引脚接瞬态二极管D16的另一端及电阻R45的一端;电阻R45、电阻R46的另一端与第二十一保险丝、第二十二保险丝的一端分别相连;第二十一保险丝的另一端为数据采集电路的第二数字信号接收端;第二十二保险丝的另一端为数据采集电路的第二数字信号发送端;第一水下电平转换芯片的11引脚为数据采集电路的第四数字信号发送端,12引脚为数据采集电路的第四数字信号接收端;数据采集电路的第二数字信号接收端、第四数字信号发送端、第四数字信号发送端及第四数字信号接收端均与水下核心板总线相连;

所述的第二数字信号采集单元包括第二水下电平逻辑芯片、第三水下电平逻辑芯片、第一接口芯片、第二接口芯片和第五水下接插件;第二水下电平逻辑芯片及第三水下电平逻辑芯片的型号均为MM74HCT14MTCX;第一接口芯片及第二接口芯片的型号均为SN75LBC184DR;第二水下电平逻辑芯片的2引脚与3引脚相连,9引脚与10引脚相连;第二水下电平逻辑芯片的4引脚接普通二极管VD3的负极及电阻R48的一端,5引脚接普通二极管VD3的正极及电阻R48的另一端及普通电容C60的一端;普通电容C60的另一端接水下数字地线;第二水下电平逻辑芯片的6引脚接第一接口芯片的2及3引脚,8引脚接第一接口芯片的4引脚;第一接口芯片的1引脚接电阻R47的一端,8引脚接电阻R47的另一端、普通电容C61、普通电容C62的一端及水下电源电路的5V输出端;普通电容C61、普通电容C62的另一端均接水下数字地线;第一接口芯片的6引脚连接电阻R49、电阻R51、瞬态二极管D18的一端及第五水下接插件的4引脚,7引脚接电阻R52、瞬态二极管D19的一端、电阻R49的另一端及第五水下接插件的2引脚;电阻R52、瞬态二极管D18及瞬态二极管D19均接水下数字地线;电阻R51的另一端接水下电源电路的5V输出端;

所述第三水下电平逻辑芯片的2引脚与3引脚相连,9引脚与10引脚相连;第三水下电平逻辑芯片的4引脚接普通二极管VD4的负极及电阻R54的一端,5引脚接普通二极管VD4的正极及电阻R54的另一端及普通电容C63的一端;普通电容C63的另一端接水下数字地线;第三水下电平逻辑芯片的6引脚接第二接口芯片的2及3引脚,8引脚接第二接口芯片的4引脚;第二接口芯片的1引脚接电阻R53的一端,8引脚接电阻R53的另一端、普通电容C64、普通电容C65的一端及水下电源电路的5V输出端;普通电容C64、普通电容C65的另一端均接水下数字地线;第二接口芯片的6引脚接电阻R57、电阻R55、瞬态二极管D20的一端及第五水下接插件的3引脚,7引脚接电阻R56、瞬态二极管D21的一端、电阻R57的另一端及第五水下接插件的1引脚;电阻R56、瞬态二极管D20及瞬态二极管D21均接水下数字地线;电阻R55的另一端接水下电源电路的5V输出端;第二水下电平逻辑芯片的1引脚与11引脚相连,作为数据采集电路的第三数字信号发送端;第一接口芯片的8引脚为数据采集电路的第三数字信号接收端;第三水下电平逻辑芯片的1引脚与11引脚相连,作为数据采集电路的第一数字信号发送端;第二接口芯片的8引脚为数据采集电路的第一数字信号接收端;数据采集电路的第三数字信号接收端、第三数字信号接收端、第一数字信号发送端及第一数字信号接收端均与数据采集电路相连;

所述的外部通讯电路包括第一分通讯单元和第二分通讯单元;第一分通讯单元包括第一岸上电平转换芯片和第二双9针D-Sub连接器;所述的第一岸上电平转换芯片采用型号为MAX232DRG4的RS232芯片;第一岸上电平转换芯片的2引脚接普通电容C6的一端;普通电容C6的另一端接岸上电源电路的5V输出端;第一岸上电平转换芯片的1引脚接普通电容C4的一端,3引脚连接普通电容C4的另一端,4引脚连接普通电容C8的一端,5引脚连接普通电容C8的另一端,6引脚连接普通电容C9的一端;普通电容C9的另一端接第一数字地线;第一岸上电平转换芯片的15引脚与普通电容C5的一端相连并接第一数字地线,16引脚接普通电容C5的另一端及岸上电源电路的5V输出端,13引脚接第四保险丝的一端,14引脚连接第三保险丝的一端;第三保险丝、第四保险丝的另一端与电阻R8、电阻R9的一端分别相连;电阻R8的另一端接瞬态二极管D3的一端及第二双9针D-Sub连接器的3引脚;电阻R9的另一端接瞬态二极管D2的一端及第二双9针D-Sub连接器的2引脚;第二双9针D-Sub连接器的15引脚、瞬态二极管D2及瞬态二极管D3的另一端均接第一数字地线;第二双9针D-Sub连接器的12引脚接瞬态二极管D9及电阻R15的一端,13引脚接瞬态二极管D8及电阻R17的一端;第二双9针D-Sub连接器的5引脚、瞬态二极管D8及瞬态二极管D9的另一端均接第一数字地线;电阻R15的另一端接第八保险丝的一端;电阻R17的另一端接第十保险丝的一端;第十保险丝的另一端为外部通讯电路的第二UART通讯发送端;第八保险丝的另一端为外部通讯电路的第二UART通讯接收端;第一岸上电平转换芯片的11引脚为外部通讯电路的第四UART通讯发送端,12引脚为外部通讯电路的第四UART通讯接收端;

所述的第二分通讯单元包括第二岸上电平转换芯片和第一双9针D-Sub连接器;第二岸上电平转换芯片采用型号为MAX232DRG4的RS232芯片;第二岸上电平转换芯片的2引脚接普通电容C13的一端;普通电容C13的另一端接岸上电源电路的5V输出端;第二岸上电平转换芯片的1引脚接普通电容C11的一端,3引脚接普通电容C11的另一端,4引脚接普通电容C16的一端,5引脚连接普通电容C16的另一端,6引脚连接普通电容C17的一端;普通电容C17的另一端接第一数字地线;第二岸上电平转换芯片的15引脚与普通电容C12的一端相连并接第一数字地线,16引脚接普通电容C12的另一端及岸上电源电路的5V输出端,13引脚接第六保险丝的一端,14引脚连接第五保险丝的一端;第五保险丝、第六保险丝的另一端与电阻R11、电阻R12的一端分别相连;电阻R11的另一端接瞬态二极管D5的一端及第一双9针D-Sub连接器的3引脚;电阻R12的另一端接瞬态二极管D4的一端及第一双9针D-Sub连接器的2引脚;第一双9针D-Sub连接器的5引脚、瞬态二极管D4及瞬态二极管D5的另一端均接第一数字地线;第二岸上电平转换芯片的7引脚接第七保险丝的一端,8引脚连接第九保险丝的一端;第七保险丝、第九保险丝的另一端与电阻R14、电阻R16的一端分别相连;电阻R14的另一端接瞬态二极管D7的一端及第一双9针D-Sub连接器的13引脚;电阻R16的另一端接瞬态二极管D6的一端及第一双9针D-Sub连接器的12引脚;第一双9针D-Sub连接器的15引脚、瞬态二极管D6及瞬态二极管D7的另一端均接第一数字地线;第二岸上电平转换芯片的11引脚为外部通讯电路的第三UART通讯发送端,12引脚为外部通讯电路的第三UART通讯接收端,10引脚为外部通讯电路的第一UART通讯发送端,9引脚为外部通讯电路的第一UART通讯接收端;

所述的水下通讯电路包括第一水下通讯芯片、第二水下通讯芯片、第一水下电平逻辑芯片和第六水下接插件;第一水下通讯芯片及第二水下通讯芯片的型号均为PCA82C250T;第一水下通讯芯片的1引脚接第一水下电平逻辑芯片的16引脚,2引脚接普通电容C66的一端及水下数字地线,3引脚接普通电容C66的另一端及水下电源电路的5V输出端,4引脚接第一水下电平逻辑芯片的15引脚,6引脚接电阻R58的一端,7引脚接电阻R58的另一端,8引脚接电阻R59的一端;电阻R59的另一端接水下数字地线;第二水下通讯芯片的1引脚接第一水下电平逻辑芯片的14引脚,2引脚接普通电容C67的一端及水下数字地线,3引脚接普通电容C67的另一端及水下电源电路的5V输出端,4引脚接第一水下电平逻辑芯片的13引脚,6引脚接电阻R60的一端,7引脚接电阻R60的另一端,8引脚连接电阻R61的一端;电阻R61的另一端连接水下数字地线;电平逻辑芯片的1、10、19引脚连接水下数字地线,20引脚接水下电源电路的3.3V输出端;第二水下通讯芯片的6、7引脚、第一水下通讯芯片的6、7引脚与水下第六水下接插件的1、2、3、4引脚分别相连;第一水下电平逻辑芯片的12引脚接数据采集电路的第一数字信号发送端,11引脚接数据采集电路的第一数字信号接收端,18引脚接数据采集电路的第三数字信号发送端,17引脚接数据采集电路的第三数字信号接收端;

所述的水下核心板总线包括接插件第三双排针和第四双排针;第四双排针的30引脚接电阻R34的一端;电阻R34的另一端、第四双排针的5及6引脚均接水下数字地线;第三双排针的7引脚接数据采集电路的第二模拟信号输出端,8引脚接数据采集电路的第一模拟信号输出端,11引脚接水下程序下载调试电路的ID传输通讯端,13引脚接电平逻辑芯片的9引脚,14引脚接电平逻辑芯片的8引脚,21引脚接数据采集电路的第二数字信号接收端,22引脚接数据采集电路的第二数字信号发送端,25引脚接电平逻辑芯片的3引脚,26引脚接电平逻辑芯片的2引脚,27引脚接水下程序下载调试电路的OTG正向通讯端,28引脚接水下程序下载调试电路的OTG反向通讯端,29引脚接数据采集电路的第四数字信号发送端,30引脚接数据采集电路的第二数字信号接收端;第四双排针的3引脚接水下程序下载调试电路的供电端,33引脚接电平逻辑芯片的5引脚,34引脚接电平逻辑芯片的4引脚,35引脚接电平逻辑芯片的7引脚,34引脚接电平逻辑芯片的6引脚;第三双排针、第四双排针与水下核心板上的两个双排座分别插接;

所述的岸上通讯电路包括第一岸上通讯芯片、第二岸上通讯芯片、岸上电平逻辑芯片和岸上接插件;第一岸上通讯芯片及第二岸上通讯芯片的型号为PCA82C250T;第一岸上通讯芯片、第二岸上通讯芯片的1引脚与岸上电平逻辑芯片的16引脚、13引脚分别相连,4引脚与岸上电平逻辑芯片的15引脚、14引脚分别相连,3引脚与普通电容C1、普通电容C3的一端分别相连,且均接岸上电源电路的5V输出端,2引脚与普通电容C1、普通电容C3的另一端分别相连,且均接第一数字地线;第一岸上通讯芯片的6引脚接电阻R2的一端,7引脚接电阻R2的另一端,8引脚接电阻R3的一端;电阻R3的另一端接第一数字地线;第二岸上通讯芯片的6引脚接电阻R4的一端、7引脚接电阻R4的另一端、8引脚接电阻R5的一端;电阻R5的另一端连接第一数字地线;岸上电平逻辑芯片的1引脚、10引脚及19引脚均接第一数字地线,20引脚连接岸上电源电路的3.3V输出端;第二岸上通讯芯片的6、7引脚、第一岸上通讯芯片的6、7引脚与岸上接插件的1、2、3、4分别相连;电平逻辑芯片的6引脚作为岸上通讯电路的第一CAN通讯发送端,7引脚作为岸上通讯电路的第一CAN通讯接收端,4引脚作为岸上通讯电路的第二CAN通讯发送端,5引脚作为岸上通讯电路的第二CAN通讯接收端;

所述的岸上核心板总线由第一双排针、第二双排针和纽扣电池组成;纽扣电池的正极接第二双排针的29引脚及普通电容C2的一端,负极接普通电容C2的另一端及第一数字地线;第二双排针的30引脚接电阻R1的一端;电阻R1另一端接第一数字地线;第二双排针的33引脚接岸上通讯电路的第一CAN通讯接收端,34引脚接岸上通讯电路的第一CAN通讯发送端,35引脚接岸上通讯电路的第二CAN通讯接收端,36引脚接岸上通讯电路的第二CAN通讯发送端,3引脚接岸上程序下载调试电路的供电端;

所述第一双排针的23引脚接USB电路的第一USB正向通讯端USB1HD+,24引脚接USB电路的第一USB反向通讯端USB1 HD-,27引脚接岸上程序下载调试电路的OTG正向通讯端,28引脚接岸上程序下载调试电路的OTG反向通讯端,11引脚接岸上程序下载调试电路的ID传输通讯端,13引脚接外部通讯电路的第一UART通讯接收端,14引脚接外部通讯电路的第一UART通讯发送端,21引脚接外部通讯电路的第二UART通讯接收端,22引脚接外部通讯电路的第二UART通讯发送端,25引脚接外部通讯电路的第三UART通讯接收端,26引脚接外部通讯电路的第三UART通讯发送端,29引脚接外部通讯电路的第四UART通讯接收端,30引脚接外部通讯电路的第四UART通讯发送端;第一双排针、第二双排针与岸上核心板上的两个双排座分别插接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州电子科技大学,未经杭州电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201810564677.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top